KR910001895A - Ldd구조 반도체 장치의 제조방법 - Google Patents
Ldd구조 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR910001895A KR910001895A KR1019890008557A KR890008557A KR910001895A KR 910001895 A KR910001895 A KR 910001895A KR 1019890008557 A KR1019890008557 A KR 1019890008557A KR 890008557 A KR890008557 A KR 890008557A KR 910001895 A KR910001895 A KR 910001895A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- silicon layer
- layer
- drain
- conductivity type
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (A)-(E)도는 본 발명에 제조공정도.
Claims (4)
- 반도체장치의 제조방법에 있어서, 제1도 전형의 단결정 실리콘기판(30)상에 게이트 산화막이 되는 제1산화막층(31)과, 게이트형성을 위해 제1다결정 실리콘층(32) 및 마이킹을 위한 제2산화막층(33)을 형성하는 제1공정과, 상기 제1공정에 의해 형성된 상기 제1다결정 실리콘층(32) 및 제2산화막층(33)에서 트랜지스터의 채널이 되는 영역(40)의 상부에 위치한 상기 제1다결정 실리콘층(32) 및 제2산화막층(33)의 일부분을 제외한 나머지 영역들을 사진식각 공정에 의해 식각하는 제2공정과, 상기 제2공장에 의해 형성된 구조의 전면에 제2도전형의 제1드레인 및 소오스영역(38)이 되는 제1이온 주입영역(34)을 형성하기 위하여 제2도전형의 이온 불순물들을 제1이온 주입하는 제3공정과, 상기 제2공정에 의해 노출된 제1산화막층(31) 및 제2산화막층(33)의 상부에 제2다결정 실리콘층(35)을 침적시키는 제4공정과, 상기 제4공정에 의해 형성된 상기 제2다결정 실리콘층(35)을 에치백공정으로 선택 식각하여 상기 제1다결정 실리콘층(32)과 함께 게이트(37)를 형성하도록 하는 제5공정과, 상기 제5공정에 의해 형성된 구조전면에 제2도전형의 제2드레인 및 소오스영역(39)이 되는 제2이온 주입영역(36)을 형성하기 위하여 제2도전형의 불순물을 제2이온 주입하는 제6공정과, 상기 제3공정 및 제6공정에서 상기기판(30)내로 주입된 이온 불순물들을 활성화하여 제1드레인 소오스영역(38)과 제2드레인 및 소오스영역(39)을 형성하는 제7공정이 연속적으로 이루어짐을 특징으로 하는 LDD 구조 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제6공정은 상기 제2이온주입의 이온불순물들이 상기 제1이온주입의 이온불순물들 보다 저에너지 고농도로 이온주입됨을 특징으로 하는 LDD 구조 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1드레인 및 소오스영역(38)의 폭(20)은 상기 제1다결정 실리콘층(32)의 측벽에 형성된 상기 다결정 실리콘 스페이서(35)의 소정길이(10)로써 조절될 수 있음을 특징으로 하는 LDD 구조 반도체 장치의 제조방법.
- 제3항에 있어서, 상기 제1다결정 실리콘층(32) 및 상기 다결정 실리콘 스페이서(35)는 본 발명에 따른 트랜지스터의 게이트(37)를 형성함을 특징으로 하는 LDD 구조 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890008557A KR910001895A (ko) | 1989-06-21 | 1989-06-21 | Ldd구조 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890008557A KR910001895A (ko) | 1989-06-21 | 1989-06-21 | Ldd구조 반도체 장치의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910001895A true KR910001895A (ko) | 1991-01-31 |
Family
ID=67840749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890008557A KR910001895A (ko) | 1989-06-21 | 1989-06-21 | Ldd구조 반도체 장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910001895A (ko) |
-
1989
- 1989-06-21 KR KR1019890008557A patent/KR910001895A/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970004078A (ko) | 반도체소자 및 그 제조방법 | |
KR950021786A (ko) | 모스펫(mosfet) 및 그 제조방법 | |
KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
KR940022874A (ko) | 박막트랜지스터 제조방법 | |
KR910001895A (ko) | Ldd구조 반도체 장치의 제조방법 | |
KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
KR920020594A (ko) | Ldd 트랜지스터의 구조 및 제조방법 | |
KR940016888A (ko) | 트랜지스터 형성 방법 | |
KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
KR950021789A (ko) | 모스펫(mosfet) 제조방법 | |
KR920013700A (ko) | 소이 구조의 트랜지스터 제조방법 | |
KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
KR970030904A (ko) | 모스 반도체 장치 및 그 제조 방법 | |
KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
KR940022870A (ko) | 플래쉬 이이피롬 및 그 제조방법 | |
KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR970003940A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR950034669A (ko) | 반도체 소자의 제조방법 | |
KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR960005891A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SUBM | Submission of document of abandonment before or after decision of registration |