KR890005888A - Ldd구조 반도체 장치의 제조방법 - Google Patents
Ldd구조 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR890005888A KR890005888A KR870010714A KR870010714A KR890005888A KR 890005888 A KR890005888 A KR 890005888A KR 870010714 A KR870010714 A KR 870010714A KR 870010714 A KR870010714 A KR 870010714A KR 890005888 A KR890005888 A KR 890005888A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- manufacturing
- semiconductor device
- drain
- ion
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2(A)-(E)도는 본 발명에 따른 LDD구조 반도체 장치의 제조방법.
Claims (4)
- 반도체 장치의 제조방법에 있어서, 제 1도 전형의 실리콘 반도체 기판(30)상에 게이트 산화막 형성을 위한 제 1산화막층(31)과 게이트 형성을 위한 다결정 실리콘층 (32)과 마스킹을 위한 소정 두께의 제 2산화막층(33)을 형성한후 상부에 게이트 형성을 위한 마스크 물질(34)을 형성하는 제1공정과, 상기 마스크물질(34)을 이용하여 상기 제 2산화막층(33)을 등방성 에칭하는 제 2공정과, 상기 마스크 물질을 이용하여 상기 다결정 실리콘층(32)을 이방성 에칭한 후 상기 마스크 물질(34)을 제거하는 제 3공정과, 제 1드레인 및 소오스 영역을 형성하기 위해 제 2도전형의 제 1이온 주입을 하는 제 4공정과, 제 2드레인 및 소오스 영역을 형성하기 위해 제 2도전형의 제 2이온주입을 하는 제 5공정과, 상기 제 4공정과 제 5공정에서 주입된 불순물들을 활성화하여 제 1드레인 및 소오스 영역(37)과 제 2 드레인 및 소오스 영역(38)을 형성하는 제 6공정을 구비하여 상기 공정의 연속으로 이루어짐을 특징으로 하는 LDD구조 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 제 2이온주입이 상기 제 1이온주입보다 저농도와 고에너지로 이온주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 제 2이온 주입이 상기 제 1이온 주입보다 고농도와 저에너지로 이온주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 제 3공정후 제 2산화막층의 밀도를 높이기 위해 열처리 공정을 하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR870010714A KR890005888A (ko) | 1987-09-26 | 1987-09-26 | Ldd구조 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR870010714A KR890005888A (ko) | 1987-09-26 | 1987-09-26 | Ldd구조 반도체 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR890005888A true KR890005888A (ko) | 1989-05-17 |
Family
ID=68343702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR870010714A KR890005888A (ko) | 1987-09-26 | 1987-09-26 | Ldd구조 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890005888A (ko) |
-
1987
- 1987-09-26 KR KR870010714A patent/KR890005888A/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
| KR890003028A (ko) | 고저항 다결정 실리콘의 제조방법 | |
| KR960005896A (ko) | 박막트랜지스터 제조방법 | |
| KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR950024331A (ko) | 반도체 소자 제조방법 | |
| KR940010271A (ko) | 반도체 소자 제조방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR960005891A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR940004855A (ko) | Ldd mosfet 제조방법 | |
| KR970053895A (ko) | 씨모스(cmos) 소자의 구조 및 제조방법 | |
| KR930015017A (ko) | 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 | |
| KR960035926A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR890002991A (ko) | 씨모오스 반도체장치의 제조방법 | |
| KR960009066A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR950024330A (ko) | 모스펫(mosfet) 제조방법 | |
| KR910001895A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |