KR890002991A - 씨모오스 반도체장치의 제조방법 - Google Patents
씨모오스 반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR890002991A KR890002991A KR1019870008417A KR870008417A KR890002991A KR 890002991 A KR890002991 A KR 890002991A KR 1019870008417 A KR1019870008417 A KR 1019870008417A KR 870008417 A KR870008417 A KR 870008417A KR 890002991 A KR890002991 A KR 890002991A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- conductivity type
- transistor region
- oxide film
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title description 2
- 241000206672 Gelidium Species 0.000 title 1
- 238000005468 ion implantation Methods 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 5
- 238000000034 method Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 씨모오스 반도체장치의 일실시예도. 제 2 도는 본 발명에 따른 씨모오스 반도체장치의 드레인 및 소오스의 제조공정도.
Claims (1)
- 제 1 도 전형의 반도체기판(11)상부에 제 2 도 전형의 기판(12)을 형성하고 제 1 도 전형의 기판(11)과 제 2 도 전형의 기판(12)상의 소정부위에 필드산화막(15)으로 분리한 제 1 트랜지스터영역(13)과 제 2 트랜지스터영역(14)을 형성하고 상기 제 1 및 제 2 트랜지스터영역 상부에 게이트 산화막(16)과 폴리실리콘 게이트(17)를 형성한 씨모오스 반도체장치의 드레인 및 소오스 영역 형성방법에 있어서, 상기 제 2 트랜지스터영역(14)(또는 제 1 트랜지스터영역(13))상부에 제 1 이온주입용 마스크(18)를 형성하고 제 1 이온주입을 하는 제 1 공정과, 상기 제 1 이온주입용 마스크(18)를 제거한 반도체기판 전면에 제 2 이온주입 마스크용 열산화막(19 )(19')을 성장하는 제 2 공정과, 상기 제 1 이온주입을 한 트랜지스터영역(13)(또는(14))상부에 두껍게 자란 제 2 이온주입 마스크용 산화막(19')을 마스크로 하여 제 2 이온주입을 하고 상기 산화막(19)(19')을 에칭한후 폴리실리콘게이트(17)상에 열산화막(22)을 형성하는 제 3 공정을 구비하여 상기 공정들의 연속으로 드레인 및 소오스영역을 형성함을 특징으로 하는 씨모오스 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870008417A KR890005197B1 (ko) | 1987-07-31 | 1987-07-31 | 씨모오스 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870008417A KR890005197B1 (ko) | 1987-07-31 | 1987-07-31 | 씨모오스 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890002991A true KR890002991A (ko) | 1989-04-12 |
| KR890005197B1 KR890005197B1 (ko) | 1989-12-16 |
Family
ID=19263487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870008417A KR890005197B1 (ko) | 1987-07-31 | 1987-07-31 | 씨모오스 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890005197B1 (ko) |
-
1987
- 1987-07-31 KR KR1019870008417A patent/KR890005197B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890005197B1 (ko) | 1989-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920013670A (ko) | 반도체 장치의 소자분리방법 | |
| KR890002991A (ko) | 씨모오스 반도체장치의 제조방법 | |
| JPS55157265A (en) | Manufacturing mthod for mos field-effect transistor | |
| JPS5530867A (en) | Method of making semiconductor device | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR910005483A (ko) | 캐패시터 제조 방법 | |
| KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
| KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR920013601A (ko) | 모스 트랜지스터 제조방법 | |
| KR920003540A (ko) | 측벽을 가지지 않는 반도체 소자의 제조방법 | |
| KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 | |
| KR920007215A (ko) | 다층구조의 시모스 트랜지스터의 제조방법 | |
| KR950004565A (ko) | 다결정 실리콘 박막 트랜지스터와 그 제조 방법 | |
| KR910013511A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR880008421A (ko) | 다결정 실리콘 산화막 성장억제 방법 | |
| KR920020644A (ko) | 반도체장치 및 그 제조방법 | |
| KR980006105A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR960026558A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR920013625A (ko) | 반도체장치의 이온 주입 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011107 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |