KR920020644A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR920020644A KR920020644A KR1019910005919A KR910005919A KR920020644A KR 920020644 A KR920020644 A KR 920020644A KR 1019910005919 A KR1019910005919 A KR 1019910005919A KR 910005919 A KR910005919 A KR 910005919A KR 920020644 A KR920020644 A KR 920020644A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor device
- oxide film
- source
- active region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 title claims 5
- 239000012535 impurity Substances 0.000 claims 3
- 210000003323 beak Anatomy 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a)-(e)는 본 발명에 따른 제조공정도이다.
Claims (2)
- 반도체기판상의 액티브 영역에 LOCOS공정으로 성장된 산화막의 버드 비크 형상을 따라 저농도 불순물이 주입된 소오스 및 드레인 영역을 갖는 것을 특징으로 하는 LDD 구조의 반도체 장치.
- 액티브 영역상의 게이트 형성영역과 필드 영역에 산화막을 성장시키는 공정과, 상기 게이트 형성영역상의 산화막을 버드 비크 부분만 남기고 식각하여 반도체기판을 노출시키는 공정과, 상기 노출된 부분에 폴리실리콘으로 된 게이트를 형성하는 공정과, 소오스 및 드레인 영역의 형성을 위해 소정의 도전형의 고농도 불순물을 이온 주입하는 공정과, 남아있는 엑티브 영역상의 산화막을 제거하고 소정의 도전형의 저농도 불순물을 이온주입하는 공정으로 이루어진 LDD 구조의 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005919A KR940002758B1 (ko) | 1991-04-12 | 1991-04-12 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005919A KR940002758B1 (ko) | 1991-04-12 | 1991-04-12 | 반도체장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920020644A true KR920020644A (ko) | 1992-11-21 |
KR940002758B1 KR940002758B1 (ko) | 1994-04-02 |
Family
ID=19313225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910005919A KR940002758B1 (ko) | 1991-04-12 | 1991-04-12 | 반도체장치 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940002758B1 (ko) |
-
1991
- 1991-04-12 KR KR1019910005919A patent/KR940002758B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940002758B1 (ko) | 1994-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920022553A (ko) | Ldd 소자의 구조 및 제조방법 | |
KR920020644A (ko) | 반도체장치 및 그 제조방법 | |
KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
KR890002991A (ko) | 씨모오스 반도체장치의 제조방법 | |
KR970013323A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
KR960026554A (ko) | 반도체소자 제조방법 | |
KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR970054196A (ko) | 반도체 소자 및 그의 제조방법 | |
KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
KR920013746A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR940016624A (ko) | 선택성장 실리콘층을 이용한 반도체 소자 제조방법 | |
KR970053448A (ko) | 반도체 장치의 제조방법 | |
KR920013700A (ko) | 소이 구조의 트랜지스터 제조방법 | |
KR970052103A (ko) | 반도체 소자의 웰 형성 방법 | |
KR960005891A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR920007215A (ko) | 다층구조의 시모스 트랜지스터의 제조방법 | |
KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
KR920015637A (ko) | 고압 반도체의 제조방법 | |
KR910005483A (ko) | 캐패시터 제조 방법 | |
KR890017817A (ko) | 고전압 반도체 장치 및 그 제조방법 | |
KR940004855A (ko) | Ldd mosfet 제조방법 | |
KR19980035936A (ko) | 자기 정렬형 메스에프이티(mesfet) 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030318 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |