KR920003540A - 측벽을 가지지 않는 반도체 소자의 제조방법 - Google Patents
측벽을 가지지 않는 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR920003540A KR920003540A KR1019900010429A KR900010429A KR920003540A KR 920003540 A KR920003540 A KR 920003540A KR 1019900010429 A KR1019900010429 A KR 1019900010429A KR 900010429 A KR900010429 A KR 900010429A KR 920003540 A KR920003540 A KR 920003540A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- sidewall
- manufacturing
- semiconductor device
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 2
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 측벽을 가지지 않는 소자의 공정을 나타낸 단면도.
Claims (1)
- 기판위에 게이트산화막, 다결정 실리콘 형성후 P/R을 사용하여 상기 다결정 실리콘 위에 N-이온을 주입하는 공정; P/R제거후 다결정 실리콘 위에 실리사이드를 형성하며 다시 P/R을 사용하여 상기 실리사이드와 다결정 실리콘을 선택적으로 식각한후 열처리하여 폴리사이드를 형성하는 공정; 상기 폴리사이드를 마스크로하여 N-이온을 주입하므로 드레인, 소오스 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 측벽을 가지지 않은 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010429A KR930008902B1 (ko) | 1990-07-10 | 1990-07-10 | 측벽을 가지지 않는 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010429A KR930008902B1 (ko) | 1990-07-10 | 1990-07-10 | 측벽을 가지지 않는 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003540A true KR920003540A (ko) | 1992-02-29 |
| KR930008902B1 KR930008902B1 (ko) | 1993-09-16 |
Family
ID=19301098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010429A KR930008902B1 (ko) | 1990-07-10 | 1990-07-10 | 측벽을 가지지 않는 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008902B1 (ko) |
-
1990
- 1990-07-10 KR KR1019900010429A patent/KR930008902B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008902B1 (ko) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003540A (ko) | 측벽을 가지지 않는 반도체 소자의 제조방법 | |
| KR920015433A (ko) | 모스 트렌지스터 공정방법 | |
| KR920013601A (ko) | 모스 트랜지스터 제조방법 | |
| KR910017672A (ko) | 모스패트 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR890002991A (ko) | 씨모오스 반도체장치의 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR970053478A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR910005483A (ko) | 캐패시터 제조 방법 | |
| KR920013746A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR920013775A (ko) | 트랜치 사용 트랜지스터 제조방법 | |
| KR920007218A (ko) | 박막트랜지스터의 제조방법 | |
| KR920003476A (ko) | 자기정열 실리사이드를 이용한 기억소자 제조방법 | |
| KR930006982A (ko) | 모스펫 (mosfet) 제조 방법 | |
| KR970030917A (ko) | 박막트랜지스터 제조 방법 | |
| KR940003086A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR920008923A (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| KR960026448A (ko) | 트랜지스터 제조 방법 | |
| KR970030896A (ko) | 엘디디(ldd) 구조를 갖는 모스 트랜지스터 및 그의 제조방법 | |
| KR920018877A (ko) | n및 p모스패트 제조방법 | |
| KR920001656A (ko) | 모스 박막 트랜지스터 제조방법 | |
| KR960005891A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950024331A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |