KR920008923A - 반도체 집적회로의 소자격리영역 형성방법 - Google Patents
반도체 집적회로의 소자격리영역 형성방법 Download PDFInfo
- Publication number
- KR920008923A KR920008923A KR1019900016270A KR900016270A KR920008923A KR 920008923 A KR920008923 A KR 920008923A KR 1019900016270 A KR1019900016270 A KR 1019900016270A KR 900016270 A KR900016270 A KR 900016270A KR 920008923 A KR920008923 A KR 920008923A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- polysilicon
- integrated circuit
- semiconductor integrated
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000002955 isolation Methods 0.000 title claims 2
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 공정단면도.
제2도는 본발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2,2a : 패드산화막
3 : 질화막 4 : 트렌치 측벽 폴리실리콘
Claims (3)
- 실리콘기판위에 형성된 패드산화막과 질화막으로 이루어진 산화마스크를 이용하여 에치하므로써 소자격리부 형성을 위한 트랜치를 형성하는 단계와, 트렌치 측벽 폴리실리콘을 형성하고 그위에 패드산화막 형성 후 채널스톱 이온을 주입하여 자기정렬 되도록 하는단계, 트렌치내에 필드산화를 행하여 폴리실리콘에 의해 트랜치를 자기 평탄화시키고 상기 산화마스크를 제거한 다음 액티브소자를 형성하는 단계와 차례로 포함됨을 특징으로 하는 반도체 집적회로와 소자격리방법.
- 제1항에 잇어서, 트렌치 측벽 폴리실리콘은 폴리실리콘을 트렌치 폭 절반이하의 두께로 형성한다음 절반두께 이상으로 건식에치하여 형성함을 특징으로 하는 반도체 집적회로의 소자 격리방법.
- 제1항에 있어서, 트랜치는 1㎛이하의 깊이로 형성하고 트렌치 측벽 폴리실리콘위에 형성되는 패드산화막의 두께는 약 500Å이하의 두께로 형성함을 특징으로 하는 반도체 집적회의 소자격리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016270A KR930006130B1 (ko) | 1990-10-13 | 1990-10-13 | 반도체 집적회로의 소자격리영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016270A KR930006130B1 (ko) | 1990-10-13 | 1990-10-13 | 반도체 집적회로의 소자격리영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920008923A true KR920008923A (ko) | 1992-05-28 |
| KR930006130B1 KR930006130B1 (ko) | 1993-07-07 |
Family
ID=19304614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016270A KR930006130B1 (ko) | 1990-10-13 | 1990-10-13 | 반도체 집적회로의 소자격리영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930006130B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321760C (zh) * | 2005-04-29 | 2007-06-20 | 河北科技大学 | 离心铸造金属铸型内壁铸造涂层的热离心涂敷方法 |
-
1990
- 1990-10-13 KR KR1019900016270A patent/KR930006130B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321760C (zh) * | 2005-04-29 | 2007-06-20 | 河北科技大学 | 离心铸造金属铸型内壁铸造涂层的热离心涂敷方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006130B1 (ko) | 1993-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR920008923A (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
| KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR950021396A (ko) | 필드산화막 제조방법 | |
| KR920010752A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960005936A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR920013600A (ko) | 반도체 장치의 플래이너 격리영역 형성방법 | |
| KR940016619A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970053488A (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| KR890007396A (ko) | 적층 구조막을 이용한 반도체 소자의 격리방법 | |
| KR910016102A (ko) | 개량 locos 제조 방법 | |
| KR970054111A (ko) | 반도체소자의 제조방법 | |
| KR920003467A (ko) | 필드산화막 형성방법 | |
| KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR890005851A (ko) | 반도체 장치의 소자분리 방법 | |
| KR920003472A (ko) | 에치백을 사용한 트랜치 아이솔레이션 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |