KR950021396A - 필드산화막 제조방법 - Google Patents

필드산화막 제조방법 Download PDF

Info

Publication number
KR950021396A
KR950021396A KR1019930031832A KR930031832A KR950021396A KR 950021396 A KR950021396 A KR 950021396A KR 1019930031832 A KR1019930031832 A KR 1019930031832A KR 930031832 A KR930031832 A KR 930031832A KR 950021396 A KR950021396 A KR 950021396A
Authority
KR
South Korea
Prior art keywords
film
trench
oxide film
semiconductor substrate
nitride
Prior art date
Application number
KR1019930031832A
Other languages
English (en)
Other versions
KR960014453B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930031832A priority Critical patent/KR960014453B1/ko
Publication of KR950021396A publication Critical patent/KR950021396A/ko
Application granted granted Critical
Publication of KR960014453B1 publication Critical patent/KR960014453B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 버즈빅이 감소되어 활성영역이 증대되고, 집적도를 향상시킬 수 있는 필드산화막을 제조하는 방법에 관한 것이다

Description

필드산화막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 의해 필드산하막을 형성하는 공정단계를 도시한 단면도.

Claims (5)

  1. 반도체 소자의 필드산화막 제조방법에 있어서, 반도체 기판 상부에 패드용 제1산화막, 패드용폴리실리콘막, 제1질화막을 적층하고, 소자분리 마스크를 이용한 식각공정으로 필드영역의 제1질화막, 폴리실리콘막, 제1산화막과 그 하부의 반도체기판의 일정깊이를 식각하여 트렌치를 형성하는 단계와, 노출된 트렌치 영역의 반도체 기판과 폴리실리콘막의 측벽을 건식산화시켜 제2산화막을 형성하는 단계와, 전체구조 상부에 제2질화막을 증착하고 이방성 식각하여 트렌치사의 측벽에 제2질화막 스페이서를 형성하는 단계와, 열산화 공정으로 트렌치 저면의 반도체 기판을 산화시켜 필드산화막을 형성하는 단계와, 남아 있는 제2질화막 스페이서, 제1질화막, 제2산화막, 폴리실리콘막을 제거하여 반도체 기판에 필드산화막 형성하는 것을 특징으로 하는 필드산화막 제조방법.
  2. 제1항에 있어서, 상기 트렌치는 0.1∼1.0㎛의 깊이로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
  3. 제1항에 있어서, 상기 트렌치를 형성한 후, 채널스토퍼 이온을 반도체 기판의 트렌치 표면으로 주입하는 것을 포함하는 필드산화막 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기 제2질화막 스페이서를 형성한 후 채널스토퍼 이온을 반도체 기판의 트렌치 표면으로 주입하는 것을 포함하는 필드산화막 제조방법.
  5. 제1항에 있어서, 상기 제2질화막 스페이서를 형성한 후 노출된 제2산화막을 제거하는 것을 포함하는 필드 산화막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930031832A 1993-12-31 1993-12-31 필드 산화막 제조방법 KR960014453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031832A KR960014453B1 (ko) 1993-12-31 1993-12-31 필드 산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031832A KR960014453B1 (ko) 1993-12-31 1993-12-31 필드 산화막 제조방법

Publications (2)

Publication Number Publication Date
KR950021396A true KR950021396A (ko) 1995-07-26
KR960014453B1 KR960014453B1 (ko) 1996-10-15

Family

ID=19374768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031832A KR960014453B1 (ko) 1993-12-31 1993-12-31 필드 산화막 제조방법

Country Status (1)

Country Link
KR (1) KR960014453B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390895B1 (ko) * 1997-12-19 2003-09-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390895B1 (ko) * 1997-12-19 2003-09-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막의 형성 방법

Also Published As

Publication number Publication date
KR960014453B1 (ko) 1996-10-15

Similar Documents

Publication Publication Date Title
KR940022791A (ko) 필드산화막 형성 방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR880008448A (ko) 측면 격리 소자 분리방법
KR950021396A (ko) 필드산화막 제조방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR940012575A (ko) 반도체 소자의 트렌치 아이솔레이션 제조 방법
KR970003803A (ko) 소자분리막 제조방법
KR920008923A (ko) 반도체 집적회로의 소자격리영역 형성방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR970024232A (ko) 마스크롬 제조방법
KR970003809A (ko) 소자분리막 제조방법
KR970003780A (ko) 반도체소자의 소자분리 산화막 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR940001345A (ko) 반도체장치의 소자분리방법
KR970053405A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR970003810A (ko) 소자분리막 제조방법
KR950024299A (ko) 반도체장치 및 그 제조방법
KR950030305A (ko) 반도체 장치의 소자격리방법
KR970053488A (ko) 반도체 소자의 필드 산화막 제조방법
KR960005939A (ko) 반도체 소자분리막 형성 방법
KR920010752A (ko) 반도체 소자의 격리막 형성방법
KR970077497A (ko) 반도체장치의 소자분리막 형성방법
KR960019653A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee