KR920003472A - 에치백을 사용한 트랜치 아이솔레이션 제조방법 - Google Patents
에치백을 사용한 트랜치 아이솔레이션 제조방법 Download PDFInfo
- Publication number
- KR920003472A KR920003472A KR1019900010606A KR900010606A KR920003472A KR 920003472 A KR920003472 A KR 920003472A KR 1019900010606 A KR1019900010606 A KR 1019900010606A KR 900010606 A KR900010606 A KR 900010606A KR 920003472 A KR920003472 A KR 920003472A
- Authority
- KR
- South Korea
- Prior art keywords
- field
- trench isolation
- mask
- etch back
- kpa
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (A)∼(F)는 본 발명에 따른 에치백을 사용한 트랜치 아이솔레이션 제조공정도.
Claims (3)
- 웰 형성후 필드지역이 될부분에 마스킹 공정과 실리콘 에치공정을 통해 트랜치를 형성하고 필드 이온을 주입한후 필드 옥시데이션하여 필드 옥사이드막을 형성한후 포토레지스트 코우팅하여 에치백 및 하드닝하고 그 다음 다시 축소된 필드영역의 마스킹작업을 한후 에치백하여 필드옥사이드를 형성하는 것을 특징으로 하는 에치백을 사용한 트랜치 아이솔레이션 제조방법.
- 제1항에 있어서, 트랜치 지역을 필드 옥시데이션시 증가되는 면적을 고려하여 원하는 필드영역보다 조금 축소된 트랜치를 형성하며, 포토 레지스트 에치백후 넓은 면적을 다시 마스킹하기 위해 역시 기존 필드영역보다 축소된 마스크를 사용하여 필드지역의 옥사이드층을 마스킹하는 것을 특징으로 하는 에치백을 사용한 트랜치 아이솔레이션 제조방법.
- 제1항에 있어서, 3000Å-10000Å 두께로 필드옥사이드막을 형성하는 것을 특징으로 하는 에치백을 사용한 트랜치 아이솔레이션 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010606A KR930008644B1 (ko) | 1990-07-13 | 1990-07-13 | 반도체 소자 격리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010606A KR930008644B1 (ko) | 1990-07-13 | 1990-07-13 | 반도체 소자 격리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003472A true KR920003472A (ko) | 1992-02-29 |
| KR930008644B1 KR930008644B1 (ko) | 1993-09-11 |
Family
ID=19301207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010606A KR930008644B1 (ko) | 1990-07-13 | 1990-07-13 | 반도체 소자 격리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008644B1 (ko) |
-
1990
- 1990-07-13 KR KR1019900010606A patent/KR930008644B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008644B1 (ko) | 1993-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003472A (ko) | 에치백을 사용한 트랜치 아이솔레이션 제조방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| KR910013547A (ko) | 집적회로의 저용량 매몰층 제조방법 | |
| KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
| KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR960005936A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR940012576A (ko) | 트렌치 아이솔레이션 제조 방법 | |
| KR920008923A (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| KR970053418A (ko) | 반도체 소자 분리 방법 | |
| KR950021396A (ko) | 필드산화막 제조방법 | |
| KR970024167A (ko) | 반도체장치의 트윈웰 제조방법 | |
| KR970053410A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960005939A (ko) | 반도체 소자분리막 형성 방법 | |
| KR920003467A (ko) | 필드산화막 형성방법 | |
| KR970053488A (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| KR940022882A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR970053462A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR920003468A (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
| KR910005423A (ko) | 반도체 장치의 제조방법 | |
| KR950021365A (ko) | 반도체 장치의 소자분리막 제조방법 | |
| KR970004055A (ko) | 각도 규정된 트렌치 | |
| KR960019653A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR940016675A (ko) | 이중 로코스(locos)에 의한 트랜치 아이솔레이션 제조 방법 | |
| KR920001743A (ko) | Ldd구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |