KR930015017A - 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 - Google Patents
플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR930015017A KR930015017A KR1019910022065A KR910022065A KR930015017A KR 930015017 A KR930015017 A KR 930015017A KR 1019910022065 A KR1019910022065 A KR 1019910022065A KR 910022065 A KR910022065 A KR 910022065A KR 930015017 A KR930015017 A KR 930015017A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- transistor
- gate
- manufacturing
- peripheral circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 EEPROM 셀의 일체로 형성되는 주변회로 트랜지스터 제조방법에 관한 것으로, 플래쉬 EEPROM 셀의 제조공정시, 고전압 발생회로용 트랜지스터와 "일기"동작용 트랜지스터의 2가지 종류를 동시에 제조하여, 속도 및 신뢰성을 향상시킬뿐 아니라, 크기도 축소시켜 전체 기판면적이 축소되는 효과를 가지는 플래쉬 EEPROM 셀과 일체로 주변회로 트랜지스터를 제조하는 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의해 제조된 플래쉬 EEPROM 셀 단면도,
제3A도 내지 5G도는 본 발명에 의해 제조된 플래쉬 EEPROM 셀과 고전압발생 회로용 트랜지스터 및 "읽기동작용 트랜지스터의 제조공정 단면도로서, 제3A도 내지 제3G도는 플래쉬 EEPROM 셀의 제조공정 단면도이다.
Claims (8)
- 플래쉬 EEPROM 셀에 일체로 형성되는 주변회로 트랜지스터 제조방법에 있어서, 실리콘기판(1)을 제공하는 단계와, 상기 실리콘 기판(1)상에 제1게이트산화막(2')을 형성하는 단계와, 상기 제1게이트산화막(2')상에 포토레지스터층(8)을 도포하는 단계와, 사진식각공정에 의해 터널산화막이 형성될 지역(9)을 식각하는 단계와, 상기 잔존하는 포토레지스트층(8)을 제거하는 단계와, 상기 제1게이트 산화막(2') 및 터널산화막이 형성될 지역(9)상에 산화막을 성장시켜 터널산화막(2)을 형성하는 단계와, 상기 터널산화막(2) 및 제1게이트 산화막(2') 상에 제1다결정실리콘을 증착시킨 후, 사진식각공정으로 고전압 발생회로용 트랜지스터의 게이트(3')를 형성하는 단계와, "읽기"동작용 트랜지스터가 형성될 영역의 제1게이트 산화막(2')을 제거시킨 후, 제1다결정실리콘 및 제1게이트산화막(2')이 제거된 영역상에 중간절연막(4) 및 제2게이트산화막(4')을 형성하는 단계와, 상기 중간절연막(4) 및 제2게이트산화막(4')상에 제2다결정실리콘(5,5')을 증착하는 단계와, 상기 제2다결정실리콘(5,5')상에 포토레지스트층(8')을 도포하는 단계와, 사진식각공정으로 제2다결정실리콘(5,5') 및 중간절연층(4) 및 제1다결정실리콘의 소정부분을 순차적으로 식각하는 단계와, 불순물을 주입시켜 소스(6,6') 및 드레인(7,7')을 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제1항에 있어서, 중간절연막(4)은 산화막층 또는 ONO(산화막-질화막-산화막)층인 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제1항에 있어서, 제1게이트 산화막상에 고전압발생회로용 트랜지스터의 게이트 대신에 "읽기"동작용 트랜지스터 게이트를 형성시키는 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제1항에 있어서, 제2게이트 산화막상에 "읽기"동작용 트랜지스터 게이트 대신에 고전압 발생회로용 트랜지스터의 게이트를 형성시키는 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제1항에 있어서, 터널 산화막(2)의 두께가 100Å 정도인 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제1항에 있어서, 터널 산화막(2)의 두께가 250Å 정도인 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제1항에 있어서, 제1게이트 산화막(2')하부의 고전압 발생회로 트랜지스터의 채널길이가 2㎛이상인 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.
- 제9항에 있어서, 불순물주입공정은 이중확산구조로 불순물을 AS75 및 P31을 사용하는 것을 특징으로 하는 플래쉬 EEPROM 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022065A KR950003241B1 (ko) | 1991-12-03 | 1991-12-03 | 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022065A KR950003241B1 (ko) | 1991-12-03 | 1991-12-03 | 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015017A true KR930015017A (ko) | 1993-07-23 |
| KR950003241B1 KR950003241B1 (ko) | 1995-04-06 |
Family
ID=19324084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022065A KR950003241B1 (ko) | 1991-12-03 | 1991-12-03 | 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003241B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598109B1 (ko) | 2004-10-08 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
-
1991
- 1991-12-03 KR KR1019910022065A patent/KR950003241B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003241B1 (ko) | 1995-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| US20060011982A1 (en) | Micro-mechanically strained semiconductor film | |
| US6159799A (en) | Method of manufacturing semiconductor device comprising high voltage regions and floating gates | |
| KR960006013A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR950021643A (ko) | 디램셀 제조방법 | |
| KR960036093A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR950007141A (ko) | 반도체 박막트렌지스터 제조방법 | |
| KR930015017A (ko) | 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR100252925B1 (ko) | 반도체 장치의 플래쉬 이피롬 제조방법 | |
| RU2105382C1 (ru) | Способ изготовления мдп ис | |
| KR960002795A (ko) | 반도체소자 제조방법 | |
| KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR950021795A (ko) | 폴리실리콘 박막 트랜지스터를 사용한 플래쉬 이이피롬 셀 제조방법 | |
| KR910010714A (ko) | 메모리 집적회로 및 그 제조공정 | |
| KR970053057A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR930014961A (ko) | 플래쉬 eeprom 셀 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR950034459A (ko) | 반도체소자 제조방법 | |
| KR960002898A (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
| KR970053895A (ko) | 씨모스(cmos) 소자의 구조 및 제조방법 | |
| KR970054524A (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR930006938A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970053040A (ko) | Cmos 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |