KR950021643A - 디램셀 제조방법 - Google Patents

디램셀 제조방법 Download PDF

Info

Publication number
KR950021643A
KR950021643A KR1019930031910A KR930031910A KR950021643A KR 950021643 A KR950021643 A KR 950021643A KR 1019930031910 A KR1019930031910 A KR 1019930031910A KR 930031910 A KR930031910 A KR 930031910A KR 950021643 A KR950021643 A KR 950021643A
Authority
KR
South Korea
Prior art keywords
polysilicon
mask
mosfet
depositing
electrode
Prior art date
Application number
KR1019930031910A
Other languages
English (en)
Other versions
KR0128826B1 (ko
Inventor
유의규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930031910A priority Critical patent/KR0128826B1/ko
Priority to US08/366,677 priority patent/US5470776A/en
Priority to DE4447266A priority patent/DE4447266C2/de
Priority to JP7000037A priority patent/JP2591927B2/ja
Publication of KR950021643A publication Critical patent/KR950021643A/ko
Application granted granted Critical
Publication of KR0128826B1 publication Critical patent/KR0128826B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

본 발명은 디램셀(DRAM cell)제조방법에 관한 것으로, 종래기술을 이용하여 새로운 구조의 디램셀에 고농도의 이온주입을 생략하고 드레인을 약간 도핑시키는 LDD이온주입만을 행함으로써, MOSFET의 문턱전압을 높이고 활성영역간의 누설전류 및 펀치쓰루우(punchthrough)현상을 최소화하며, 동일면적의 웨이퍼에서 2배로 기본칩수를 늘릴 수 있는 기술이다.

Description

디램셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하기 위한 마스크를 도시한 레이아웃도,
제2A도 내지 제2E도는 본 발명에 실시예인 디램셀의 제조공정을 도시한 단면도.

Claims (3)

  1. 반도체 디램의 제조방법에 있어서, P-Well이 형성된 반도체 웨이퍼(1)위에 필드 산화막(2)을 성장하고 제1게이트 산화막(3)과 다결정실리콘(4)을 차례로 증착하고, 상기 다결정실리콘에 N형 불순물을 주입한 다음, 상기 다결정실리콘을 게이트 전극 및 워드선 마스크(b)를 이용해 제1게이트 전극(15)및 워드선(15′)패턴을 형성하고, 상대적으로 저농도인 N형 불순물 이온주입을 행하고 스페이서 산화막(5)을 형성한 다음, 상대적으로 고농도인 N형 불순물 이온주입을 행하여 LDD구조의 활성영역(6,6′)을 갖는 MOSFET을 구비하는 공정과, 일정두께의 제1절연막(7)을 증착하고, 저장전극 콘택홀 마스크(c)를 이용해 기판 MOSFET의 소오스 활성영역(6)위에 제1절연막(7)을 선택 식각한 다음, 일정두께의 다결정실리콘을 증착해 상기 활성영역(6)과 접속시키고, 저장전극 마스크(d)를 이용해 다결정실리콘을 소정의 크기로 패턴해서 제1저장전극(8)을 형성한 다음, 그 표면을 따라 제1유전막(9)을 형성하고, 다결정실리콘을 증착하고, 플레이트 전극 마스크(e)를 이용해서 제1플레이트 전극(10)을 형성한 다음, 일정 두께의 제2절연막(11)을 증착하는 공정과, 상기 제2절연막의 상부에 제3절연막(12)을 일정두께 증착해 평탄화시키고, 박막 MOSFET의 기판역활을 하게 될 다결정실리콘(13)을 증착시키고, 재결정 공정이나 열적공정을 실시한 다음, MOSFET의 기판으로 쓰일 부분을 제외한 부분은 박막 MOSFET기판 마스크(f)를 이용해 제거하고 제2게이트 산화막(14)과 게이트 전극 및 워드선용 다결정실리콘을 시간지연없이 증착하는 공정과, 상기 다결정실리콘에 불순물 주입공정을 실시하고, 게이트 전극 및 워드선 마스크(b)를 이용해 다결정실리콘을 소정의 크기로 식각해 제2게이트 전극(15)및 워드선(15′)패턴을 형성하고, 상대적으로 전농도인 N형 불순물이 온주입을 행하고, 스페이서 산화막(16)을 형성한 다음, 상대적으로 고농도인 N형 불순물 이온주입을 행하여 LDD구조의 활성영역(17, 17′)을 갖는 박막 MOSFET을 형성하는 공정과, 제4절연막(18)을 일정두께 증착하고, 저장전극 콘택홀 마스크(c)를 이용해 박막 MOSFET의 소오스 활성영역(17)위에 제4절연막(18)을 선택식각한 다음, 일정두께의 다결정실리콘을 증착해 상기 활성영역(17)과 접속시키고, 저장전극 마스크(d)를 이용해 다결정실리콘을 소정의 크기로 패턴해서 제2저장전극(19)을 형성하는 공정과, 상기 제2저장전극(19)의 표면을 따라 제2유전막(20)을 형성하고, 다결정실리콘을 증착하고, 플레이트 전극 마스크(e)를 이용해서 제2플레이트 전극(21)을 형성하는 공정과, 상기 제2플레이트 전극(21)의 상부에 제5절연막(22)과 제6절연막(23)을 증착하고, 비트선 콘택홀 마스크(g)를 이용해 제6,5,4 절연막(23,22,18), 박막 MOSFET의 드레인 활성영역(17′)과 기판(13), 제3,2,1 절연막(12,11,7)을 연속해서 선택식각해 기판 MOSFET의 드레인 활성영역(6′)과 접속되도록 다결정실리콘 또는 폴리사이드를 증착하고, 비트선 마스크(h)를 이용해 비트선 전극을 형성하는 제5단계를 포함하는 것을 특징으로 하는 디램셀 제조방법.
  2. 제1항에 있어서, 상기 이온주입은 고농도의 이온주입을 생략하고 LDD이온주입만을 행하는 것을 특징으로 하는 디램셀 제조방법.
  3. 제1항에 있어서, 상기 제2저장전극 다결정실리콘(19)은 저장전극 콘택홀을 이용해 박막 MOSFET활성영역 (17)이 접속시킬 때, 불순물 주입공정에 의해 박막 MOSFET활성영역의 측벽에서 접속되는 것을 특징으로 하는 디램셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930031910A 1993-12-31 1993-12-31 디램셀 제조방법 KR0128826B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930031910A KR0128826B1 (ko) 1993-12-31 1993-12-31 디램셀 제조방법
US08/366,677 US5470776A (en) 1993-12-31 1994-12-30 Method for fabricating stacked dynamic random access memory cell
DE4447266A DE4447266C2 (de) 1993-12-31 1994-12-30 Verfahren zum Herstellen einer DRAM-Zelle
JP7000037A JP2591927B2 (ja) 1993-12-31 1995-01-04 Ｄｒａｍセルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031910A KR0128826B1 (ko) 1993-12-31 1993-12-31 디램셀 제조방법

Publications (2)

Publication Number Publication Date
KR950021643A true KR950021643A (ko) 1995-07-26
KR0128826B1 KR0128826B1 (ko) 1998-04-08

Family

ID=19374832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031910A KR0128826B1 (ko) 1993-12-31 1993-12-31 디램셀 제조방법

Country Status (4)

Country Link
US (1) US5470776A (ko)
JP (1) JP2591927B2 (ko)
KR (1) KR0128826B1 (ko)
DE (1) DE4447266C2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140657B1 (ko) * 1994-12-31 1998-06-01 김주용 반도체 소자의 제조방법
KR100205306B1 (ko) * 1995-12-26 1999-07-01 구본준 박막트랜지스터의 제조방법
US5950082A (en) * 1996-09-30 1999-09-07 Advanced Micro Devices, Inc. Transistor formation for multilevel transistors
US5770483A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
US5731217A (en) * 1996-10-08 1998-03-24 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a filled upper transistor substrate and interconnection thereto
US5770482A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a patterned upper transistor substrate and interconnection thereto
US6150695A (en) * 1996-10-30 2000-11-21 Advanced Micro Devices, Inc. Multilevel transistor formation employing a local substrate formed within a shallow trench
US5872029A (en) * 1996-11-07 1999-02-16 Advanced Micro Devices, Inc. Method for forming an ultra high density inverter using a stacked transistor arrangement
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US5851883A (en) * 1997-04-23 1998-12-22 Advanced Micro Devices, Inc. High density integrated circuit process
US5926700A (en) 1997-05-02 1999-07-20 Advanced Micro Devices, Inc. Semiconductor fabrication having multi-level transistors and high density interconnect therebetween
US5818069A (en) 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
US5888872A (en) 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US6191446B1 (en) 1998-03-04 2001-02-20 Advanced Micro Devices, Inc. Formation and control of a vertically oriented transistor channel length
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
JP2000349258A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp メモリセル並びにその制御方法及び製造方法
US6509216B2 (en) * 2001-03-07 2003-01-21 United Microelectronics Corp. Memory structure with thin film transistor and method for fabricating the same
KR100678462B1 (ko) 2004-11-16 2007-02-02 삼성전자주식회사 단결정 박막 트랜지스터들을 갖는 반도체 집적회로 소자들및 그 제조방법들
KR101214901B1 (ko) * 2006-02-09 2012-12-26 삼성전자주식회사 다층 반도체 장치
KR100955183B1 (ko) * 2008-02-29 2010-04-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9425213B1 (en) 2015-06-30 2016-08-23 Stmicroelectronics, Inc. Stacked short and long channel FinFETs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법

Also Published As

Publication number Publication date
DE4447266C2 (de) 1997-04-10
KR0128826B1 (ko) 1998-04-08
JP2591927B2 (ja) 1997-03-19
US5470776A (en) 1995-11-28
JPH07211799A (ja) 1995-08-11
DE4447266A1 (de) 1995-07-06

Similar Documents

Publication Publication Date Title
KR950021643A (ko) 디램셀 제조방법
KR930009132B1 (ko) 초고집적 반도체 메모리장치의 제조방법
KR20000032293A (ko) 반도체 메모리 장치의 제조 방법
US5943579A (en) Method for forming a diffusion region in a semiconductor device
KR100487504B1 (ko) 서로 다른 게이트 스페이서 형성 방법
KR100934828B1 (ko) 반도체 소자의 모스펫 형성방법
JP3257940B2 (ja) 半導体装置の製造方法
KR100555454B1 (ko) Soi 트랜지스터의 제조방법
KR100291193B1 (ko) 트랜지스터제조방법
KR100321147B1 (ko) 에스램 디바이스의 박막 트랜지스터 형성방법
KR100252754B1 (ko) 박막트랜지스터 및 그 제조방법
KR100260484B1 (ko) 박막트랜지스터 및 그 형성 방법
KR19980054477A (ko) 반도체 장치 제조 방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR950034669A (ko) 반도체 소자의 제조방법
KR940008100A (ko) 박막 트랜지스터 스태틱램(sram) 셀의 기생 다이오드 특성 개선 방법
KR20040000239A (ko) 디램(ｄｒａｍ) 셀 트랜지스터의 제조 방법
KR20010014761A (ko) 디램 셀용 트랜스퍼 디바이스 제조방법과 디램 셀
KR19990004589A (ko) 반도체 소자의 제조방법
KR20030001970A (ko) 반도체 소자의 트랜지스터 제조방법
KR970003964A (ko) 모스 (mos) 트랜지스터 제조 방법
KR940001408A (ko) 반도체의 메모리셀 제조방법
KR20020056643A (ko) 반도체 소자 및 그 제조방법
KR20010058713A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee