KR100291193B1 - 트랜지스터제조방법 - Google Patents
트랜지스터제조방법 Download PDFInfo
- Publication number
- KR100291193B1 KR100291193B1 KR1019930026289A KR930026289A KR100291193B1 KR 100291193 B1 KR100291193 B1 KR 100291193B1 KR 1019930026289 A KR1019930026289 A KR 1019930026289A KR 930026289 A KR930026289 A KR 930026289A KR 100291193 B1 KR100291193 B1 KR 100291193B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- field
- ion implantation
- region
- implanting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000010408 film Substances 0.000 description 31
- 230000015556 catabolic process Effects 0.000 description 5
- 238000011109 contamination Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 트랜지스터 제조방법에 관한 것으로, 반도체 기판에 웰을 형성하고 상기 웰에 저농도 불순물 및 필드이온을 이온 주입하여 저농도 활성영역과 필드이온 주입영역을 차례로 형성하는 단계; 상기 필드이온 주입영역의 전표면 및 상기 저농도 활성영역의 소정 표면에 필드산화막을 성장시키는 단계; 상기 필드산화막을 관통하도록 고에너지 이온주입을 실시하여 상기 필드이온 주입영역 내에 소자격리이온 주입영역을 형성하는 단계; 상기 저농도 활성영역상에 형성된 필드산화막 사이의 상기 반도체 기판상에 게이트산화막과 게이트전극을 형성하는 단계; 및 상기 저농도 활성영역의 표면에 고농도 불순물을 이온주입하여 고농도 활성영역을 형성하는 단계를 포함하여 이루어지며, 고전압 소자 저농도활성영역의 저농도 접합농도와 접합깊이 조절로 전압과 전류수준 조절이 용이하며, 고에너지이온주입 격리기술로 소자의 단차를 줄여 고전압구동 제품의 고기능화, 고집적화를 도모할 수 있다.
Description
제 1도는 종래의 고전압 구동용 NMOS트랜지스터의 구조 단면도.
제 2도는 본 발명에 따른 다중 전압/전류 구동용 NMOS트랜지스터의 구조 단면도.
제 3도는 본 발명에 따른 다중 전압/전류 구동용 NMOS트랜지스터의 제조 공정 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
21 : 반도체 기판 22 : P형 웰
23 : 저농도 활성영역 24 : 필드이온주입영역
25a, 25b : 필드산화막 26 : 소자격리이온주입영역
27 : 게이트산화막 28 : 게이트전극
29 : 고농도 활성영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 전압과 전류 조절이 용이한 다중 전압/전류 구동용 고전압 트랜지스터의 제조 방법에 관한 것이다.
최근에, 반도체 회로의 고집적화에 따라 다양한 기능의 집적회로가 동일 제품에 공존하면서 다중 전압/전류 구동용 고전압 트랜지스터(High Voltage Transistor)가 요구되고 있다. 한편, 박막트랜지스터 액정 디스플레이 소자(Thin Film Transistor-Liquid Crystal Device ; TEF-LCD)는 구동회로와 제어회로로 구성되는데, 제어회로는 5V로직으로 구동부는 30V이상의 고전압 트랜지스터로 구성되어 있어 표준 CMOS(Complementary Metal Oxide Semiconductor FET)공정으로는 제조가 불가능하며 고전압 소자의 제조 공정을 적용할 경우 제어회로의 전력소모가 크고 제품의 크기도 증가하는 문제점이 있다.
이러한 문제점을 해결하기 위해 1.2㎛ 로직기술에 고전압 트랜지스터를 적용하기 위해 마스크 공정과 이온주입공정을 추가하여 로직소자의 특성은 변하지 않고 전압과 전류수준을 용이하게 조절할 수 있는 방법이 제안되고 있다.
첨부된 도면 제 1도는 종래의 고전압 구동용 NMOS트랜지스터의 단면도로, 이를 참조하여 종래 기술을 개략적으로 살펴보면 다음과 같다. 이때, 제 1도는 고전압 구동용 CMOS트랜지스터의 NMOS트랜지스터부만을 도시한 단면도로, PMOS트랜지스터의 구조도 동일하다.
도면에서 부호 1은 드레인, 2는 소스, 3은 게이트, 4는 P-웰, 5는 반도체기판, 6은 고전압 트랜지스터 매몰활성영역, 7은 매몰활성영역산화막, 8은 소자격리이온주입영역, 9는 필드산화막, 10은 화학기상증착(이하 CVD라 칭함)산화막, 11은 게이트산화막, 12는 폴리실리콘막, 13은 저농도활성영역, 14는 고농도활성영역을 각각 나타낸다.
도 1에 도시된 바와 같이, P형 반도체 기판(1)에 P-웰(4)을 형성하고 필드산화막(9)을 형성하는 단계까지는 CMOS 공정과 동일하게 진행하고, 고전압 트랜지스터의 파괴전압(Bresk Voltage)의 확보를 위해 상기 P형 반도체 기판(1)에 고농도이온주입을 실시하여 두 개의 N+매몰활성영역(6, 6a)을 형성한 다음, 상기 N+매몰활성영역(6, 6a)의 표면에 매몰활성영역산화막(7)을 성장시킨다.
이어 상기 필드산화막(9)상에 CVD산화막(10)을 두껍게 형성하고, 상기 매몰활성영역산화막(7) 사이의 반도체 기판(1) 표면에 게이트산화막(11)을 1,2차로 나누어 성장시킨다.
또한 고농도활성영역(14)의 이온주입공정에 앞서 고전압 트랜지스터의 특성을 결정하는 마스크(도시 생략) 공정 및 저농도 활성영역(13)의 이온주입이 선행되어야 한다.
그러나, 상기와 같은 종래기술은 고전압 트랜지스터의 접합깊이 확산 공정시 로직소자의 특성이 변하게 되고 요구되는 고전압수준에도 한계가 있다. 또한 소자 격리를 위하여 두꺼운 CVD산화막을 사용하였으나, 단차가 심하게 발생되어 후속 금속배선공정의 다층배선이 어렵다. 때문에 고전압, 고집적 제품 제조가 불가능하고 CVD산화막 식각시 활성영역이 오염되거나 손상되어 소자의 수율이 저하된다. 더욱이 표준 CMOS공정에 비해 6 내지 7개의 마스크와 열공정이 추가로 필요하게 되므로 공정기간이 길고 로직부분에 검증된 라이브러리(Library)를 활용하는데 문제점이 이 있다.
본 발명은 상술한 바와 같이 종래기술의 제반 문제점을 해결하기 위해 안중된 것으로, 전류구동력을 자유롭게 조절할 수 있고 트랜지스터의 특성 변화없이 파괴전압을 확보할 수 있는 고전압 트랜지스터의 제조 방법을 제공함에 그 목적이 있다.
또한 본 발명의 다른 목적은 소자격리용 CVD산화막의 사용에 따른 단차를 감소시키고 다층배선이 용이하도록 한 고전압 트랜지스터의 제조 방법을 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 트랜지스터의 제조방법은 반도체 기판에 웰을 형성하고 상기 웰에 저농도 불순물 및 필드이온을 이온 주입하여 저농도 활성영역과 필드이온 주입영역을 차례로 형성하는 단계; 상기 필드이온 주입영역의 전표면 및 상기 저농도 활성영역의 소정 표면에 필드산화막을 성장시키는 단계; 상기 필드산화막을 관통하도록 고에너지 이온주입을 실시하여 상기 필드이온 주입영역 내에 소자격리이온 주입영역을 형성하는 단계; 상기 저농도 활성영역상에 형성된 필드산화막 사이의 상기 반도체 기판상에 게이트산화막과 게이트전극을 형성하는 단계; 및 상기 저농도 활성영역의 표면에 고농도 불순물을 이온주입하여 고농도 활성영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 고전압 트랜지스터의 제조방법을 상세히 설명하기로 한다.
제 2도는 본 발명의 실시예에 따른 고전압 트랜지스터의 제조 방법을 나타낸 도면이고, 제 3도는 제 2도의 제조 공정 흐름도로서, 제 2도는 CMOS공정을 적용한 NMOS트랜지스터만을 도시하였으나 PMOS트랜지스터도 동일한 방법(도면 부호 생략)으로 형성하므로 설명을 생략한다. 그리고 제 3도는 웨이퍼 상에 CMOS공정을 적용하여 금속배선을 형성하는 단계까지 도시되어 있다.
먼저, 반도체기판(웨이퍼)(21)에 저농도이온주입을 실시하여 P형 웰(22)을 형성한 다음(100), 상기 P형 웰(22)과 반대되는 불순물(N형)을 선택적으로 이온주입하여 고전압 확보를 위한 저농도 활성영역(23)을 형성한다(101). 이때, 상기 저농도 활성영역(23)에 주입되는 이온의 도즈량에 따라 저항값이 조절되므로 소자의 전류 구동력을 용이하게 할 수 있으며, 상기 저농도 활성영역(23)은 고전압소자의 소오스(S), 드레인(D)으로 이용한다.
계속해서, 격리영역을 위한 마스크 공정 및 식각으로 반도체 기판(21)의 소정 부분을 노출시키고(102), 노출된 반도체 기판(21)의 격리영역에 N-채널 필드이온을 주입하여 N-채널 필드이온주입영역(24)을 형성한다(103). 상기와 같이 저농도 활성영역(23) 및 N-채널 필드이온주입영역(24)을 동시에 형성하므로써 공정이 단순하고 전류와 전압 구동력 조절이 용이하다.
이어 상기 N-채널 필드이온주입영역(24)의 표면과 저농도 활성영역(23)의 일측 표면에 필드산화막(25a, 25b)을 성장한다(104). 여기서, 상기 필드산화막(25a, 25b) 성장시 어닐시간(Anneal time)에 따라 접합깊이가 트랜지스터의 특성 변화없이 조절되어 고전압 트랜지스터의 파괴전압을 쉽게 확보할 수 있다.
이어 P형 웰(22)의 모서리에 형성된 필드산화막(25a)을 관통하도록 고에너지이온주입 소자격리기술(High Energy implantation Isolation : HEI)을 이용하여 보론을 150 내지 200keV의 이온주입에너지로 이온주입하여 고전압 트랜지스터의 소자격리이온주입영역(26)을 형성한다(105).
이 때, 고에너지 이온주입 소자격리기술을 이용하므로써 종래기술의 소자격리를 위한 CVD산화막의 사용에 따른 고단차나 활성영역의 손상 및 오염을 방지할 수 있다. 그리고 상기 N-채널 필드이온주입영역(24)과 저농도 활성영역(23)의 겹침부분은 저농도이기 때문에 접합용량 증가에 따른 소자특성의 저하를 무시할 수 있다.
이어 상기 저농도 활성영역(23) 사이의 반도체 기판(21)표면에 게이트 산화막(27)을 성장하는데, 이 때 2차 게이트산화막을 성장하고(106), 1개의 마스크로 저전압소자의 게이트산화막을 제거하고 문턱전압조정을 위한 이온주입공정을 실시한 다음(107), 2차 게이트산화막을 성장시킨다(108). 상기한 바와 같이 두 번에 걸쳐 게이트산화막(27)을 성장시키는데, 이는 파괴전압을 견딜 수 있도록 저전압 소자보다 두꺼워야 하기 때문이다.
이어 상기 게이트산화막(27) 상에 폴리실리콘을 증착한 다음, 선택적으로 패터닝하여 고전압 트랜지스터의 게이트전극(G)(28)을 형성하고(109), 상기 저농도 활성영역(23)의 표면에 고동도 N형 불순물을 이온주입하여 소정 깊이를 갖는 고농도 활성영역(29)을 형성한 다음(103), 후속 공정은 표준 CMOS공정을 이용한다.
상술한 바와 같이, 본 발명은 게이트전극(28)의 모서리 부분에 필드산화막 (25b)을 형성하므로써 고전계에 의한 파괴전압의 저하를 방지하고, 저농도 활성영역(23)의 이온 주입공정과 필드이온 주입공정을 필드산화막(25a, 25b) 형성전에 실시하므로써 공정이 단순하고 고전압트랜지스터의 저농도접합 농도와 접합 깊이를 조절할 수 있으며, 이로 인해 전류 및 전압구동력을 용이하게 조절하여 광범위한 다중전압 구동소자를 제조할 수 있다.
또한, 소자격리를 위하여 필드산화막(25a)을 관통하도록 고농도로 이온주입하여 필드산화막(25a)내에 소자격리이온주입영역(26)을 형성하므로써 높은 전압에 견딜 수 있고, 활성영역의 손상이나 오염을 방지하여 소자의 수율을 향상시킴과 동시에 소자의 단차를 감소시켜 다층배선이 용이하여 고전압 소자의 고집적화가 가능하다.
그리고, 4개의 마스크(도3의 101, 102, 105, 107)만으로 고전압 트랜지스터를 형성할 수 있으므로 표준 CMOS공정과 동일하여 로직소자의 특성변화가 없이 검증된 라이브러리를 활용할 수 있게 되므로써 설계기간을 단출할 수 있고 소자의 신뢰도를 향상시킬 수 있다.
Claims (2)
- 트랜지스터 제조방법에 있어서, 반도체 기판에 웰을 형성하고 상기 웰에 저농도 불순물 및 필드이온을 이온 주입하여 저농도 활성영역과 필드이온 주입영역을 차례로 형성하는 단계; 상기 필드이온 주입영역의 전표면 및 상기 저농도 활성영역의 소정 표면에 필드산화막을 성장시키는 단계; 상기 필드산화막을 관통하도록 고에너지 이온주입을 실시하여 상기 필드이온 주입영역 내에 소자격리이온 주입영역을 형성하는 단계; 상기 저농도 활성영역상에 형성된 필드산화막 사이의 상기 반도체 기판상에 게이트산화막과 게이트전극을 형성하는 단계; 및 상기 저농도 활성영역의 표면에 고농도 불순물을 이온주입하여 고농도 활성영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 트랜지스터 제조 방법.
- 제 1항에 있어서, 상기 소자격리이온주입영역은 150 내지 200 keV의 이온주입 에너지로 이온을 주입하여 형성되는 것을 특징으로 하는 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026289A KR100291193B1 (ko) | 1993-12-02 | 1993-12-02 | 트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026289A KR100291193B1 (ko) | 1993-12-02 | 1993-12-02 | 트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021731A KR950021731A (ko) | 1995-07-26 |
| KR100291193B1 true KR100291193B1 (ko) | 2001-09-17 |
Family
ID=37525988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026289A KR100291193B1 (ko) | 1993-12-02 | 1993-12-02 | 트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100291193B1 (ko) |
-
1993
- 1993-12-02 KR KR1019930026289A patent/KR100291193B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021731A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0661751B1 (en) | Method of making a CMOS device with high and low voltage transistors | |
| EP0749165B1 (en) | Thin film transistor in insulated semiconductor substrate and manufacturing method thereof | |
| US5240874A (en) | Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry | |
| US6803285B2 (en) | Method of fabricating dual threshold voltage n-channel and p-channel mosfets with a single extra masked implant operation | |
| EP0208935B1 (en) | Narrow channel width fet | |
| US5023190A (en) | CMOS processes | |
| US5970338A (en) | Method of producing an EEPROM semiconductor structure | |
| JPH08222645A (ja) | 軽くドープしたドレイン領域を形成する方法 | |
| EP0354193A2 (en) | Fabrication of CMOS integrated devices with reduced gate length and lightly doped drain | |
| KR950021643A (ko) | 디램셀 제조방법 | |
| US6730555B2 (en) | Transistors having selectively doped channel regions | |
| US5242849A (en) | Method for the fabrication of MOS devices | |
| US4713329A (en) | Well mask for CMOS process | |
| KR100324931B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| KR100291193B1 (ko) | 트랜지스터제조방법 | |
| KR19990044143A (ko) | Ｃｍｏｓ 오프 상태에서의 게이트 산화물 전계 감소 | |
| KR100308653B1 (ko) | 반도체소자의 ｂｉｌｌｉ 구조의 웰 형성방법 | |
| US4567640A (en) | Method of fabricating high density CMOS devices | |
| KR100293270B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100479814B1 (ko) | 반도체소자의웰형성방법 | |
| KR100294643B1 (ko) | 반도체 소자의 삼중웰 형성방법_ | |
| KR100223582B1 (ko) | Simox구조의 반도체 장치 제조방법 | |
| KR100216537B1 (ko) | 전력집적회로의 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 13 |
|
| EXPY | Expiration of term |