KR950021786A - 모스펫(mosfet) 및 그 제조방법 - Google Patents
모스펫(mosfet) 및 그 제조방법 Download PDFInfo
- Publication number
- KR950021786A KR950021786A KR1019930030480A KR930030480A KR950021786A KR 950021786 A KR950021786 A KR 950021786A KR 1019930030480 A KR1019930030480 A KR 1019930030480A KR 930030480 A KR930030480 A KR 930030480A KR 950021786 A KR950021786 A KR 950021786A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- forming
- layer
- source
- polysilicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract 14
- 239000004065 semiconductor Substances 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims abstract 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 239000012535 impurity Substances 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 229910052723 transition metal Inorganic materials 0.000 claims 2
- 150000003624 transition metals Chemical class 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 229910000314 transition metal oxide Inorganic materials 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 모스펫(M0SFET) 및 그 제조방법에 관한 것으로, 집적도가 높아짐에 ㄸ라 감소하는 채널길이가 작아져 발생되는 문재를 해결하기 위하여 실리콘 기판에 돌출부를 제조한 다음, 돌출부가 감싸지도록 게이트 산화막과 게이트 전극을 형성하고, 게이트 전극 양측 가장자리 저부의 실리콘 기판에 LDD영역 및 소오스/드레인 영역을 각각 형성하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술로 모스펫(MOSFET)을 제조한 단면도.
제2A도 내지 제2D도는 본 발명에 의해 채널길이가 증대된 모스펫을 제조하는 단계를 도시한 단면도.
Claims (6)
- 반도체 기판 상부에 제1산화막을 형성하고, 그 상부에 감광막 패턴을 형성하고, 노출된 제1산화막과 그 하부의 반도체기판의 일정두께를 식각하여 돌출된 형태의 반도체 기판을 형성하는 단계와, 상기 감광막 패턴과 제1산화막을 제거하고, 전체적으로 게이트 산화막과 폴리실리콘층을 적층하는 단계와, 게이트 전극 마스크를 이용한 식각공정으로 상기 폴리실리콘층의 일정부분을 제거하여 돌출부의 반도체 기판을 둘러싼 게이트전극용 폴리실리콘 패턴을 형성하는 단계와, 저농도불순물을 반도체 기판으로 이온주입하여 LDD영역을 형성하는 단계와, 상기 폴리실리콘패턴 측벽에 절연막 스페이서를 형성한 다음, 고농도 불순물을 반도체 기판으로 이온주입하여 소오스/드레인영역을 형성하는 단계를 포함하는 모스펫 제조방법.
- 제1항에 있어서, 상기 저농도 불순물을 이온주입할 때 실리콘기판에 대해 경사지게 주입하는 것을 특징으로 하는 모스펫 제조방법.
- 제1항에 있어서, 상기 게이트산화막을 형성하기 전에 반도체 기판으로 문턱전압 조절용 불순물을 이온주입하는 것을 특징으로 하는 모스펫 제조방법.
- 제1항에 있어서, 상기 소오스/드레인영역을 형성한 다음, 전체 구조 상부에 전이금속막과 제2산화막을 적층한 후, 열처리 공정으로 상기 폴리실리콘 패턴과 소오스/드레인영역 상부에 실리사이드를 형성하고, 남아 있는 전이금속막은 산화시켜 전이금속 산화막을 형성하는 것을 특징으로 하는 모스펫 제조방법.
- 반도체 기판의 소정부분이 돌출된 구조로 형성되고, 상기 돌출된 구조의 반도체 기판을 둘러 쌓이도록 게이트 산화막과 게이트전극용 폴리실리콘 패턴이 구비되고, 상기 게이트 전극용 폴리실리콘 패턴양측 가장자리하부의 반도체 기판에 LDD 영역과 소오스/드레인영역이 구비되는 것을 특징으로 하는 모스펫.
- 5항에 있어서, 상기 폴리실리콘 패턴 상부와 소오스/드레인영역 상부에 실리사이드가 구비되는 것을 특징으로 하는 모스펫.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93030480A KR970008820B1 (en) | 1993-12-28 | 1993-12-28 | Mos fet manufacture |
US08/364,166 US5527725A (en) | 1993-12-28 | 1994-12-27 | Method for fabricating a metal oxide semiconductor field effect transistor |
JP6327730A JP2908715B2 (ja) | 1993-12-28 | 1994-12-28 | モスフェット(mosfet)及びその製造方法 |
US08/546,737 US5610424A (en) | 1993-12-28 | 1995-10-23 | Metal oxide semiconductor field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93030480A KR970008820B1 (en) | 1993-12-28 | 1993-12-28 | Mos fet manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021786A true KR950021786A (ko) | 1995-07-26 |
KR970008820B1 KR970008820B1 (en) | 1997-05-29 |
Family
ID=19373488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR93030480A KR970008820B1 (en) | 1993-12-28 | 1993-12-28 | Mos fet manufacture |
Country Status (3)
Country | Link |
---|---|
US (2) | US5527725A (ko) |
JP (1) | JP2908715B2 (ko) |
KR (1) | KR970008820B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5935867A (en) * | 1995-06-07 | 1999-08-10 | Advanced Micro Devices, Inc. | Shallow drain extension formation by angled implantation |
TW328650B (en) * | 1996-08-27 | 1998-03-21 | United Microelectronics Corp | The MOS device and its manufacturing method |
US6287926B1 (en) * | 1999-02-19 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Self aligned channel implant, elevated S/D process by gate electrode damascene |
US6316322B1 (en) * | 1999-09-24 | 2001-11-13 | Advanced Micro Devices, Inc. | Method for fabricating semiconductor device |
KR100635546B1 (ko) * | 2004-12-24 | 2006-10-17 | 학교법인 포항공과대학교 | 전계 효과 트랜지스터 채널 구조를 갖는 스캐닝 프로브마이크로 스코프의 탐침 및 그 제조 방법 |
KR100753098B1 (ko) * | 2004-12-28 | 2007-08-29 | 주식회사 하이닉스반도체 | 채널길이를 증가시킨 반도체 소자 및 그의 제조 방법 |
US10475642B2 (en) * | 2016-04-21 | 2019-11-12 | Applied Materials, Inc. | Doped and undoped vanadium oxides for low-k spacer applications |
US11088688B2 (en) | 2019-02-13 | 2021-08-10 | Logisic Devices, Inc. | Configurations of composite devices comprising of a normally-on FET and a normally-off FET |
US11211484B2 (en) | 2019-02-13 | 2021-12-28 | Monolithic Power Systems, Inc. | Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6153774A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH03190140A (ja) * | 1989-12-19 | 1991-08-20 | Nec Corp | Mosトランジスタとその製造方法 |
JP2822593B2 (ja) * | 1990-05-07 | 1998-11-11 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5302843A (en) * | 1990-07-26 | 1994-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Improved vertical channel transistor |
US5089432A (en) * | 1990-08-17 | 1992-02-18 | Taiwan Semiconductor Manufacturing Company | Polycide gate MOSFET process for integrated circuits |
US5177027A (en) * | 1990-08-17 | 1993-01-05 | Micron Technology, Inc. | Process for fabricating, on the edge of a silicon mesa, a MOSFET which has a spacer-shaped gate and a right-angled channel path |
KR940004269B1 (ko) * | 1991-03-13 | 1994-05-19 | 금성일렉트론 주식회사 | 모오스 fet 제조방법 및 구조 |
US5418398A (en) * | 1992-05-29 | 1995-05-23 | Sgs-Thomson Microelectronics, Inc. | Conductive structures in integrated circuits |
KR960014720B1 (ko) * | 1993-05-13 | 1996-10-19 | 현대전자산업 주식회사 | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 |
JPH07176739A (ja) * | 1993-12-21 | 1995-07-14 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1993
- 1993-12-28 KR KR93030480A patent/KR970008820B1/ko not_active IP Right Cessation
-
1994
- 1994-12-27 US US08/364,166 patent/US5527725A/en not_active Expired - Lifetime
- 1994-12-28 JP JP6327730A patent/JP2908715B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-23 US US08/546,737 patent/US5610424A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970008820B1 (en) | 1997-05-29 |
US5610424A (en) | 1997-03-11 |
US5527725A (en) | 1996-06-18 |
JP2908715B2 (ja) | 1999-06-21 |
JPH07326752A (ja) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08264766A (ja) | 電界効果トランジスタおよびその製造方法 | |
KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
KR0166850B1 (ko) | 트랜지스터 제조방법 | |
KR970054083A (ko) | 상보형 모스(cmos) 트랜지스터 및 그 제조방법 | |
KR950021786A (ko) | 모스펫(mosfet) 및 그 제조방법 | |
KR970003688A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
JPH07263693A (ja) | Fetの製造方法及び集積構造 | |
KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
KR960019768A (ko) | 트랜지스터 제조방법 | |
KR950021275A (ko) | 모스펫(mosfet) 제조방법 | |
KR0146276B1 (ko) | 모스펫 제조방법 | |
KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
KR100451463B1 (ko) | 이중 게이트산화막을 가진 반도체소자의 제조방법 | |
KR100537272B1 (ko) | 반도체 소자의 제조 방법 | |
KR950021789A (ko) | 모스펫(mosfet) 제조방법 | |
KR100236063B1 (ko) | 게이트 다결정 실리콘의 식각방법 | |
KR19990055132A (ko) | 모스트랜지스터 제조 방법 | |
KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
KR950024330A (ko) | 모스펫(mosfet) 제조방법 | |
KR19980084670A (ko) | 반도체소자 구조 및 제조방법 | |
KR950004590A (ko) | 모스패트(mosfet)의 구조 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 16 |
|
EXPY | Expiration of term |