KR940022870A - 플래쉬 이이피롬 및 그 제조방법 - Google Patents

플래쉬 이이피롬 및 그 제조방법 Download PDF

Info

Publication number
KR940022870A
KR940022870A KR1019930003674A KR930003674A KR940022870A KR 940022870 A KR940022870 A KR 940022870A KR 1019930003674 A KR1019930003674 A KR 1019930003674A KR 930003674 A KR930003674 A KR 930003674A KR 940022870 A KR940022870 A KR 940022870A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
gate
forming
flash eeprom
Prior art date
Application number
KR1019930003674A
Other languages
English (en)
Inventor
안병진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930003674A priority Critical patent/KR940022870A/ko
Publication of KR940022870A publication Critical patent/KR940022870A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플레쉬(Flash) EEPROM에 있어서, 반반도체 기판에 형성된 트렌치, 상기 트렌치 내의 중앙에 수직하게 형성되는 조절게이트(6), 상기 트렌치 내에 수직하게 형성되되 상기 절연막(2)과 함께 조절게이트(6)를 감싸며 형성되는 프로팅게이트(3), 상기 트렌치 하부의 반도체 기판에 형성되되 상기 프로팅게이트(3)와 조절게이트(6)의 폭에 걸쳐 형성되는 드레인(4), 상기 트렌치와 프로팅게이트(3) 사이에 형성되는 게이트산화막(8), 트렌치가 형성되지 않은 반도체 기판에 형성되되 상기 게이트산화막(8) 측면에 수평하게 형서되는 드레인(5)을 포함하며 이루어지는 것을 특징으로 하는 플레쉬(Flash)EEPROM 및 그 제조 방법에 관한 것이다.

Description

플래쉬 이이피롬 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 EEPROM의 구조도, 제4도는 본 발명에 일실시예에 따른 수직 구조의 EEPROM 제조 공정도.

Claims (4)

  1. 플레쉬(Flash) EEPROM에 있어서, 반도체 기판에 형성된 트렌치, 상기 트렌치 내의 중앙에 수직하게 형성되는 조절게이트(6), 상기 트렌치 내에 수직하게 형성되되 상기 절연막(2)과 함께 조절게이트(6)를 감싸며 형성되는 프로팅게이트(3), 상기 트렌치 하부의 반도체 기판에 형성되되 상기 프로팅게이트(3)와 조절게이트(6)의 폭에 걸쳐 형성되는 드레인(4), 상기 트렌치와 프로팅게이트(3) 사이에 형성되는 게이트산화막(8), 트렌치가 형성되지 않은 반도체 기판에 형성되되 상기 게이트 산화막(8) 측면에 수평하게 형성되는 드레인(5)을 포함하여 이루어지는 것을 특징으로 하는 플레쉬(Flash) EEPROM.
  2. 제1항에 있어서, 상기 드게인(4)은 트렌지에 의해 노출된 반도체 기판에 형성되는 P+영역(7)내에 형성되는 것을 특징으로 하는 플레쉬 EEPROM.
  3. 플레쉬(Flash) EEPROM 제조 방법에 있어서, 반도체 기판위에 매립(Buried) 구조의 소오스(5)를 형성하기 위해 반도체 기판과 다른 형의 고농도 이온을 도핑(Doping) 시킨후 절연막(2)을 성장시키는 단계와, 감광막(1)을 이용하여 상기 반도체 기판에 트렌치(Trench)를 형성하는 단계와, 트렌치 상에 게이트 산화막(8)을 형성 시킨후 다결정실리콘(3')을 증착 하는 단계와, 상기 증착한 다결정실리콘(3')을 비등방성식각 방식으로 트렌치(Trench) 계면을 따라 소정의 크기로 형성함으로써 플로팅게이트(3')을 형성하는 단계와, 상기 다결정실리콘(3')의 식각으로 노출된 트렌치 내의 반도체 기판에 이온주입을 하여 드레인(4)을 형성하는 단계와, 상기 플로팅게이트(3)의 절연을 위해 층간절연막(9)을 성장한 후 폴리 실리콘을 증착하여 조절게이트(6)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플레쉬 EEPROM 제조 방법.
  4. 제3항에 있어서, 상기 드레인(4) 형성 단계는 반도체 기판과 같은 고농도 불순물 영역(7)을 형성하여 이 불순물 영역(7) 내에 형성되도록 하는 이온주입단계를 더 포함하여 이루어지는 것을 특징으로 하는 수직 구조의 플레쉬(Flash) EEPROM 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003674A 1993-03-11 1993-03-11 플래쉬 이이피롬 및 그 제조방법 KR940022870A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003674A KR940022870A (ko) 1993-03-11 1993-03-11 플래쉬 이이피롬 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003674A KR940022870A (ko) 1993-03-11 1993-03-11 플래쉬 이이피롬 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR940022870A true KR940022870A (ko) 1994-10-21

Family

ID=66912282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003674A KR940022870A (ko) 1993-03-11 1993-03-11 플래쉬 이이피롬 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR940022870A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429592B1 (ko) * 1997-12-22 2004-09-18 지멘스 악티엔게젤샤프트 Eeprom-장치및그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429592B1 (ko) * 1997-12-22 2004-09-18 지멘스 악티엔게젤샤프트 Eeprom-장치및그제조방법

Similar Documents

Publication Publication Date Title
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR970004078A (ko) 반도체소자 및 그 제조방법
JPS57196573A (en) Manufacture of mos type semiconductor device
KR960026951A (ko) 트랜지스터 및 그 제조 방법
US5215937A (en) Optimizing doping control in short channel MOS
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR940022870A (ko) 플래쉬 이이피롬 및 그 제조방법
JPH04155932A (ja) 半導体装置の製造方法
KR950011030B1 (ko) 반도체 장치의 이이피롬 제조방법
KR960006051A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960026766A (ko) 트랜지스터 제조방법
JPH02156642A (ja) Ｍｉｓ型トランジスタ
KR960015813A (ko) 모스펫 형성방법
KR950012717A (ko) 반도체 소자 제조 방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR960009015A (ko) 반도체 소자의 게이트 전극 형성방법
KR19980046004A (ko) 반도체 소자 및 그의 제조방법
KR920003458A (ko) 반도체 소자 제조 방법
KR950021741A (ko) 반도체 소자의 트랜지스터 형성방법
KR960002866A (ko) 이이피롬과 이이피롬의 제조공정
KR970003868A (ko) 플래쉬 메모리 소자 제조 방법
KR920007185A (ko) Dmos트랜지스터의 제조방법
KR950028017A (ko) 모스펫(mosfet) 형성방법
KR910001895A (ko) Ldd구조 반도체 장치의 제조방법
KR920013700A (ko) 소이 구조의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application