KR950012717A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR950012717A KR950012717A KR1019930021859A KR930021859A KR950012717A KR 950012717 A KR950012717 A KR 950012717A KR 1019930021859 A KR1019930021859 A KR 1019930021859A KR 930021859 A KR930021859 A KR 930021859A KR 950012717 A KR950012717 A KR 950012717A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- implanted
- mask
- semiconductor substrate
- butt
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 12
- 229920005591 polysilicon Polymers 0.000 claims abstract 12
- 239000010410 layer Substances 0.000 claims abstract 8
- 239000012535 impurity Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 150000002500 ions Chemical class 0.000 claims abstract 5
- 238000005530 etching Methods 0.000 claims abstract 4
- 239000011229 interlayer Substances 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 125000006850 spacer group Chemical group 0.000 claims abstract 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기판(1)상에 채널 스탑(stop) 이온주입 영역(2), 필드산화막(3), 소오스드레인 영역(4), 제1폴리실리콘막(5), 스페이서 산화막(6)을 차례로 형성하고 층간산화막(7)을 웨이퍼 구조 전체상부에 증착한 상태에서 버팅 비아 마스크를 사용하여 상기 층간산화막(7)의 소정 부위를 식각하므로써 버팅비아 홀을 형성하고 상기 버팅 비아 홀 상부에 불순물이 주입되지 않은 제2폴리실리콘(8)을 증착한 상태에서 마스크 및 식각공정으로 제2폴리실리콘막(8) 패턴을 형성한후 상기 제2폴리실리콘막(8) 소정 부위에 불순물 이온을 주입하여 버팅 비아 홀의 콘택을 이루는 반도체 소자 제조 방법에 있어서 ; 상기 제2폴리실리콘막(8)에 이온 주입한 마스크(9)를 그대로 사용하여 상기 제2폴리실리콘(8)을 뜰고 반도체 기판(1)에 이온주입될 수 있는 불순물 이온을 주입하여 버팅 비아 홀이 형성된 반도체 기판에 새로운 이온주입영역(10)을 형성하는 단계를 포함하여 이루어 지는 것을 특징으로 하는 반도체 소자 제조 방법에 관한 것으로, 접촉저항을 낮추고 누설전류를 방지할 수 있을 뿐 아니라 버팅비아의 정렬 마진을 확보 할 수 있어 소자의 고집 적화를 앞당기고 소자의 전기적 특성 및 신뢰도를 향상 시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 SRAM의 부분 단면도,
제2A도 내지 제2E도는 본 발명의 실시예에 따른 SRAM 공정도.
Claims (1)
- 반도체 기판(1)상에 채널 스탑(stop) 이온주입 영역(2), 필드산화막(3), 소오스/드레인 영역(4), 제 1폴리실리콘막(5), 스페이서 산화막(6)을 차례로 형성하고 층간산화막(7)을 웨이퍼 구조 전체상부에 증착한 상태에서 버팅 비아 마스크를 사용하여 상기 층간산화막(7)의 소정 부위를 식각하므로써 버팅 비아 홀을 형성하고 상기 버팅 비아 홀 상부에 불순물이 주입되지 않은 제2폴리실리콘(8)을 증착한 상태에서 마스크 및 식각공정으로 제2폴리실리콘막(8) 패턴을 형성한후 상기 제2폴리실리콘막(8) 소정부위에 불순물 이온을 주입하여 버팅 비아 홀의 콘택을 이루는 반도체 소자 제조 방법에 있어서, 상기 제2폴리실리콘막(8)에 이온주입한 마스크(9)를 교대로 사용하여 상기 제2폴리실리콘(8)을 뜰고 반도체 기판(1)에 이온주입될 수 있는 불순물 이온을 주입하여 버팅 비아 홀이 형성된 반도체 기판에 새로운 이온주입영역(10)을 형성하는 단계를 포함하여 이루어 지는 것을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021859A KR0126116B1 (ko) | 1993-10-20 | 1993-10-20 | 에스램 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021859A KR0126116B1 (ko) | 1993-10-20 | 1993-10-20 | 에스램 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012717A true KR950012717A (ko) | 1995-05-16 |
| KR0126116B1 KR0126116B1 (ko) | 1997-12-18 |
Family
ID=19366262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021859A KR0126116B1 (ko) | 1993-10-20 | 1993-10-20 | 에스램 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126116B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100245248B1 (ko) * | 1996-12-28 | 2000-02-15 | 김영환 | 반도체장치의 제조방법 |
| KR20010096112A (ko) * | 2000-04-17 | 2001-11-07 | 박종섭 | 디램셀 및 그의 제조방법 |
-
1993
- 1993-10-20 KR KR1019930021859A patent/KR0126116B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100245248B1 (ko) * | 1996-12-28 | 2000-02-15 | 김영환 | 반도체장치의 제조방법 |
| KR20010096112A (ko) * | 2000-04-17 | 2001-11-07 | 박종섭 | 디램셀 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0126116B1 (ko) | 1997-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021643A (ko) | 디램셀 제조방법 | |
| KR950025920A (ko) | 반도체소자 제조방법 | |
| KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR950012717A (ko) | 반도체 소자 제조 방법 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| KR960026459A (ko) | 트랜지스터 제조방법 | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100252842B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100250691B1 (ko) | 스태틱 랜덤 억세스 메모리 셀의 제조방법 | |
| KR19980054477A (ko) | 반도체 장치 제조 방법 | |
| KR960005786A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR960009066A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970003868A (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR970003533A (ko) | 반도체 소자의 제조방법 | |
| KR960026587A (ko) | 반도체소자의 제조방법 | |
| KR950021745A (ko) | 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR930018720A (ko) | 마스크 롬 제조방법 | |
| KR960012515A (ko) | 박막 트랜지스터(tft) 및 제조방법 | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
| KR960026149A (ko) | 반도체소자의 제조방법 | |
| KR970003789A (ko) | Nand형 불휘발성 메모리장치 및 그 제조방법 | |
| KR970018628A (ko) | 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |