KR970018628A - 비휘발성 메모리 소자 및 그 제조방법 - Google Patents

비휘발성 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR970018628A
KR970018628A KR1019950032934A KR19950032934A KR970018628A KR 970018628 A KR970018628 A KR 970018628A KR 1019950032934 A KR1019950032934 A KR 1019950032934A KR 19950032934 A KR19950032934 A KR 19950032934A KR 970018628 A KR970018628 A KR 970018628A
Authority
KR
South Korea
Prior art keywords
drain
region
oxide film
forming
source
Prior art date
Application number
KR1019950032934A
Other languages
English (en)
Inventor
한정욱
김진우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950032934A priority Critical patent/KR970018628A/ko
Publication of KR970018628A publication Critical patent/KR970018628A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 쇼트채널 효과와 프로그램 오동작을 개선하는 비휘발성 메모리 소자 및 그 제조방법에 관한 것으로서, 비휘발성 메모리 소자는 소오스와 드레인이 다른 토폴로지를 가지며, 소오스쪽 채널 영역과 드레인쪽 채널 영역 또한 서로 다른 토폴로지를 갖고, 드레인 접합이 고농도 반대 도전형을 갖는 전도영역으로 둘러 쌓여있고, 소오스쪽 채널 영역과 드레인쪽 채널 영역의 게이트 산화막 두께가 서로 다른 것을 특징으로 한다. 그 제조방법은 패드산화막과 지리화막 형성후 드레인, 드레인쪽 채널영역을 정의하고, 질화막을 식각하여 드레인영역에 불순물 주입후 산화막을 형성하는 단계; 식각공정으로 다른 토폴로지를 갖는 실리콘 기판을 형성하는 단계; 고농도 불순물 영역과 필드 산화막 및 게이트 산화막을 형성하는 단계; 게이트 영역을 형성하고 드레인, 소오스영역을 형성하는 단계를 포함함을 특징으로 한다. 본 발명에 의하면 쇼트 채널 효과를 개선하여 집적도를 높일 수 있으며, 드레인/기판 접합의 고농도 접합으로 측면 전기장을 증가시키고, 이에 다른 셀 프로그램 특성이 개선됨과 함께 프로그램 오동작을 방지하는 효과를 얻을 수 있다.

Description

비휘발성 메모리 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 제안하는 쇼트 채널 효과 및 프로그램 오동작을 개선할 수 있는 메모리 소자의 구조와 그 제조 방법을 도시한 단면도들이다.

Claims (2)

  1. 소오스와 드레인 및 채널영역을 가지며, 플로팅(floating) 게이트를 갖는 비휘발성 메모리 소자에 있어서, 소오스와 드레인인 서로 다른 토폴로지(topology)를 가지며, 소오스쪽 채널 영역과 드레인쪽 채널 영역 또한 서로 다른 토폴로지를 갖고, 드레인 접합이 상기 소오스 및 드레인과 반대 도전형을 갖는 전도영역으로 둘러 쌓여 있고, 소오스쪽 채널 영역과 드레인쪽 채널영역의 게이트 산화막 두께가 서로 다른 것을 특징으로 하는 비휘발성 메모리 소자
  2. 소오스와 드레인 및 채널영역을 가지며, 플로팅 게이트를 갖는 비휘발성 메모리 소자의 제조 방법에 있어서, 실리콘기판 위에 일차 패드 산화막과 일차질화막을 형성한 후 셀의 드레인 영역 및 드레인쪽 채널 영역을 정의 하는 단계; 일차 국부적 산화 공정을 진행한 후 상기 일차 질화막을 식각하여 드레인 영역에 불순물을 이온주입하고 산화막을 형성하는 단계; 상기 산화막 및 일차 패드 산화막을 안전히 식각하여 서로 다른 토폴로지를 갖는 실리콘 기판을 형성한 후, 이차 패드 산화막과 이차 질화막을 형성하여 활성 영역을 정의하는 단계; 이차 국부적 산화 공정으로 고농도 불순물 영역과 필드 산화막을 형성하고 게이트 산화막을 형성하는 단계; 일차 폴리 실리콘, 절연막 및 이차 폴리 실리콘을 형성하여 게이트 영역을 정의한 후, 불순물 이온주입 및 확산 공정을 통해 드레인, 소오스 영역을 형성하는 단계를 포함함을 특징으로 하는 비휘발성 메모리 소자의 제조방법
KR1019950032934A 1995-09-29 1995-09-29 비휘발성 메모리 소자 및 그 제조방법 KR970018628A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032934A KR970018628A (ko) 1995-09-29 1995-09-29 비휘발성 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032934A KR970018628A (ko) 1995-09-29 1995-09-29 비휘발성 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR970018628A true KR970018628A (ko) 1997-04-30

Family

ID=66616511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032934A KR970018628A (ko) 1995-09-29 1995-09-29 비휘발성 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR970018628A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036839A (ko) * 1996-11-19 1998-08-05 김영환 플래시 메모리 장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036839A (ko) * 1996-11-19 1998-08-05 김영환 플래시 메모리 장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US6066534A (en) Method of manufacturing a field effect transistor
US5940710A (en) Method for fabricating metal oxide semiconductor field effect transistor
US6025628A (en) High breakdown voltage twin well device with source/drain regions widely spaced from fox regions
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
US5879995A (en) High-voltage transistor and manufacturing method therefor
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
US5747372A (en) Semiconductor device and method for fabricating same
KR970018628A (ko) 비휘발성 메모리 소자 및 그 제조방법
JPS62265765A (ja) 半導体装置の製造方法
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
KR100213237B1 (ko) 고내압 트랜지스터 및 그 제조방법
KR0151039B1 (ko) 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법
KR100252767B1 (ko) 반도체장치 및 그제조방법
JPS5856450A (ja) 相補型ｍｏｓ半導体装置
KR960012262B1 (ko) 모스(mos) 트랜지스터 제조방법
JPH10163490A (ja) トランジスタの製造方法
KR100335777B1 (ko) 플래쉬이이피롬셀제조방법
KR100245814B1 (ko) 정전기 보호 트랜지스터와 이를 가진 반도체장치의 제조방법
KR100898257B1 (ko) 반도체 소자의 제조방법
KR100263464B1 (ko) 반도체 소자 격리방법
JPH0479336A (ja) 半導体装置の製造方法
KR0131722B1 (ko) 반도체소자 및 그 제조방법
KR0131741B1 (ko) 반도체 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid