KR960002866A - 이이피롬과 이이피롬의 제조공정 - Google Patents

이이피롬과 이이피롬의 제조공정 Download PDF

Info

Publication number
KR960002866A
KR960002866A KR1019940015089A KR19940015089A KR960002866A KR 960002866 A KR960002866 A KR 960002866A KR 1019940015089 A KR1019940015089 A KR 1019940015089A KR 19940015089 A KR19940015089 A KR 19940015089A KR 960002866 A KR960002866 A KR 960002866A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
semiconductor substrate
low concentration
gate
Prior art date
Application number
KR1019940015089A
Other languages
English (en)
Other versions
KR0147256B1 (ko
Inventor
오한수
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940015089A priority Critical patent/KR0147256B1/ko
Publication of KR960002866A publication Critical patent/KR960002866A/ko
Application granted granted Critical
Publication of KR0147256B1 publication Critical patent/KR0147256B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7884Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 기억소자인 이이피롬에 관한 것으로, 특히 고농도 불순물의 매몰산화막을 형성시키지 않아 셀크기 및 공정단계를 감소시킨 이이피롬에 적합하도록 한 새로운 구조의 이이피롬소자와 이의 제공공정에 관한 것이다.
이를 위하여 자기정렬LDD(Self aligning Lightly Doped Drain)공정을 도입하여 소오스영역 및 드레인영역을 형성시키고, 터널산화막에 의한 게이트산화막의 산화를 방지하였으며, 플로팅게이트와 콘트롤게이트의 위치가 반전되고 고농도 불순물의 매몰산화막(P형 반도체기판인 경우 n+매몰산화막)의 역할을 콘트롤게이트가 대신하도록 하였다.

Description

이이피롬과 이이피롬의 제조공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따를 이이프롬의 제조공정단계를 도시한 도면.
제3도는 본 발명에 따른 이이피롬 셀을 도시한 도면.

Claims (2)

  1. 이이피롬소자의 제조방법에 있어서, 게이트산화막과 콘트롤게이크가 형성된 반도체기판의 표면에 포토공정으로 감광제로 터널산화막이 형성될 부의를 오픈하는 포토리지스트 마스크를 형성하고, 저농도 불순물을 이온주입시켜 저농도 불순물영역을 형성시키는 공정과, 콘트롤게이트의 양측에 측면산화막을 형성시킨 공정과, 콘트롤게이트가 형성된 반도체기판의표면에 층간절연층을 형성시키는 공정과, 저농도 불순물영역위의 층간절연층을 일부를 식각하여 터널산화막을 형성시키는 공정과, 층간절연층과 터널산화막위에 콘트롤기이트 및 반도체기판과 절연되고 콘트롤게이트를 덮은 현태로 플로팅게이크를 형성하는 공정, 플로팅게이트를 마스크로 사용하여 플로팅게이트의 양쪽에 고농도 불순물을 이온상태로 반도체기판내에 주입시켜서 소스 및 드레인 영역을 형성시키는 공정을 포함하는 이이피롬소자의 제고공정.
  2. 이이피롬소자에 있어서, 반도체 기판내에 형성된 소스 및 드레인 영역과, 상기 트레인영역의 일측에 형성된 저농도 불순물영역과, 상기 저농도 불순물영역의 상측 일부에 형성된 터널산화막과, 상기 소스 및 드레인 영역사이의 채널위에 절연막으로 절연된 콘트롤게이트와, 상기 터널산화막과 콘트롤게이트위에 형성된 플로팅게이트를 포함하여 구성되어서 플로팅게이트가 코트로게이트위에 위치하는 것이 특징인 이이피롬 셀.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015089A 1994-06-29 1994-06-29 이이피롬과 이이피롬의 제조공정 KR0147256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015089A KR0147256B1 (ko) 1994-06-29 1994-06-29 이이피롬과 이이피롬의 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015089A KR0147256B1 (ko) 1994-06-29 1994-06-29 이이피롬과 이이피롬의 제조공정

Publications (2)

Publication Number Publication Date
KR960002866A true KR960002866A (ko) 1996-01-26
KR0147256B1 KR0147256B1 (ko) 1998-08-01

Family

ID=19386580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015089A KR0147256B1 (ko) 1994-06-29 1994-06-29 이이피롬과 이이피롬의 제조공정

Country Status (1)

Country Link
KR (1) KR0147256B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006046A (ko) * 2002-07-09 2004-01-24 주식회사 엔바이오제네시스 유익한 토양 미생물을 포함하는 미생물 제제 및 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006046A (ko) * 2002-07-09 2004-01-24 주식회사 엔바이오제네시스 유익한 토양 미생물을 포함하는 미생물 제제 및 제조 방법

Also Published As

Publication number Publication date
KR0147256B1 (ko) 1998-08-01

Similar Documents

Publication Publication Date Title
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR940012648A (ko) 상보형 반도체장치 및 그 제조방법
JPH02159730A (ja) 薄膜トランジスタの形成方法
KR960036093A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR970018684A (ko) 엘디디(ldd) 구조 모오스(mos) 트랜지스터 제조방법
KR950021786A (ko) 모스펫(mosfet) 및 그 제조방법
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR960002866A (ko) 이이피롬과 이이피롬의 제조공정
JPS62265765A (ja) 半導体装置の製造方法
KR960006051A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR100214535B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
KR930017190A (ko) 반도체 기억장치 및 그의 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR100398039B1 (ko) 플래쉬메모리소자의제조방법
KR100192536B1 (ko) 모스 트랜지스터 제조방법
KR950012717A (ko) 반도체 소자 제조 방법
KR970003940A (ko) 반도체 소자의 트랜지스터 제조방법
KR980006392A (ko) 반도체 메모리소자 및 그 제조방법
KR960009066A (ko) 반도체 소자의 트랜지스터 제조방법
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR940022870A (ko) 플래쉬 이이피롬 및 그 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR960039354A (ko) 플래쉬 이이피롬 셀 제조방법
KR950025929A (ko) 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee