KR940012648A - 상보형 반도체장치 및 그 제조방법 - Google Patents

상보형 반도체장치 및 그 제조방법

Info

Publication number
KR940012648A
KR940012648A KR1019930022967A KR930022967A KR940012648A KR 940012648 A KR940012648 A KR 940012648A KR 1019930022967 A KR1019930022967 A KR 1019930022967A KR 930022967 A KR930022967 A KR 930022967A KR 940012648 A KR940012648 A KR 940012648A
Authority
KR
South Korea
Prior art keywords
insulating film
gate electrode
conductivity type
semiconductor substrate
conductive
Prior art date
Application number
KR1019930022967A
Other languages
English (en)
Other versions
KR970011744B1 (ko
Inventor
아키라 히로키
카즈미 쿠리모토
신지 도다나카
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR940012648A publication Critical patent/KR940012648A/ko
Application granted granted Critical
Publication of KR970011744B1 publication Critical patent/KR970011744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은, 단채널효과에 강하고, 고속이며 고신뢰성의 상보형 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한것이며, 그 구성에 있어서, L형 측벽(6)하부의 고농도소스·드레인확산층(3)의 접합깊이 D1가, L형 측벽 바깥쪽의 고농도 소스·드레인확산층(3)의 접합깊이 D2보다도 얕게 형성되고, 또한 저농도소스·드레인확산층(4)의 접합깊이 D3이 L형 측벽(6) 하부의 소스·드레인확산층(3)의 접합깊이 D1과 동등하거나 그보다도 얕게 형성되어 있다. 이 때문에 종래의 오버랩 LDD 구조보다도 소스·드레인확산층으로부터의 퍼텐셜의 채널방향으로의 확대가 효과적으로 억제되고, 하프미크론 영역이하의 미세화에 문제가 되는 MOSFET 특유의 Vt의 저하가 효과적으로 억제된다.

Description

상보형 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 있어서의 상보형반도체장치의 단면도.
제2도는 본 발명의 제2 실시예에 있어서의 상보형반도체장치의 단면도.
제3도는 본 발명의 제3 실시예에 있어서의 상보형반도체장치의 단면도.
제4도는 본 발명의 제4 실시예에 있어서의 상보형반도체장치의 단면도.
제5도는 본 발명의 제5 실시예에 있어서의 상보형반도체장치의 공정단면도.

Claims (16)

  1. 제1 도전형의 반도체기판의 일주요면에 게이트산화막을 개재해서 형성된 게이트전극과, 상기 게이트전극의 측부에 형성된 L형의 측벽과, 상기 L형 측벽 하부의 상기 반도체기판내의 접합깊이가 상기 L형 측벽의 바깥쪽의 상기 반도체기판내의 접합깊이보다도 얕게 형성되고, 또한 상기 게이트전극단부까지 확산하도록 형성된 제2 도전형의 제1소스·드레인확산층과, 상기 제1소스·드레인확산층 및 상기 반도체기판의 일주요면에 접촉하고, 또한 상기 L형 측벽 하부의 상기 반도체기판내에 형성된 상기 제1 소스·드레인확산층의 접합깊이와 동등하거나 그보다도 얕게 형성된 제2 도전형의 저농도 확산층으로 구성되는 제2소스·드레인확산층을 구비한 것을 특징으로 하는 상보형 반도체장치.
  2. 제1항에 있어서, 게이트전극이 아래로 볼록한 구조를 가지고 상기 게이트 전극볼록부의 단부가 게이트산화막을 개재해서 제1 도전형의 반도체기판의 일주요면에 형성된 저농도이고 제2 도전형인 소스·드레인확산층에 달하는 것을 특징으로 하는 상보형 반도체장치.
  3. 제1 도전형의 반도체 기판의 일주요면에 게이트산화막을 개재해서 형성된 게이트전극과, 상기 게이트전극의 측부에 형성된 L형 측벽과, 상기 게이트산화막을 개재해서 상기 게이트전극단부에 달하는 제2 도전형이고 저농도인 제1 소스·드레인확산층과, 상기 게이트 산화막을 개재해서 상기 L형 측벽의 바깥쪽의 단부에 달하는 제2 도전형이며 고농도이고, 또한 접합깊이가 상기 제1 소스·드레인확산층보다도 얕은 제2 소스·드레인확산층을 구비한 것을 특징으로 하는 상보형 반도체 장치.
  4. 제3항에 있어서, 게이트전극이 아래로 볼록한 구조를 가지고 상기 게이트 전극볼록부의 단부가 게이트산화막을 개재해서 제1 도전형의 반도체기판의 일주요면에 형성된 저농도 제2 도전형 소스·드레인확산층에 달하는 것을 특징으로 하는 상보형 반도체장치.
  5. 제1 도전형 반도체기판위에 제1 절연막, 게이트전극이 되는 도전성막을 순차 퇴적하여 다층막을 형성하는 공정과, 상기 다층막의 소정의 위치를 사진석판 및 이방성 에칭에 의해 상기 제1 절연막이 노출할때까지 에칭하는 공정과, 상기 반도체기판 및 게이트전극위에 제2 절연막과, 산화종을 통과하기 어려운 제3 절연막을 퇴적시키는 공정과, 이방성에칭에 의해 상기 제2 절연막 및 제3 절연막을 상기 게이트전극의 측면에 남겨두는 공정과, 상기 제3 절연막을 선택성에칭에 의해 제거하고 L형의 상기 제2 절연막을 형성하는 공정과, 상기 게이트전극을 마스크로 하고 상기 제2 절연막의 바닥부를 투과해서 제2 도전형의 저농도확산층을 형성하는 제1 이온주입공정과, 상기 제1 이온주입공정과, 연속해서 상기 제2 절연막의 바닥부를 투과해서 제2 도전형의 고농도확산층을 형성하는 제2 이온주입공정을 구비한 것을 특징으로 하는 상보형 반도체장치의 제조방법.
  6. 제5항에 있어서, 이방성에칭에 의해 제2 절연막 및 제3 절연막을 게이트전극 측면에 남겨두는 공정후, 상기 게이트전극측면의 상기 제3 절연막에 의해 상기 게이트전극측면의 산화를 방지하면서 상기 제1 도전형반도체기판상의 상기 제1 절연막위의 상기 게이트절연막단부를 산화시키는 공정을 특징으로 하는 상보형 반도체장치의 제조방법.
  7. 제1 조전형 반도체 기판위에 제1절연막, 게이트전극이 되는 도전성막을 순차 퇴적하여 다층막을 형성하는 공정과, 상기 다층막의 소정의 위치를 사진석판 및 이방성에칭에 의해 상기 제1 절연막이 노출할때까지 에칭하는 공정과, 상기 반도체기판 및 게이트전극위에 제2 절연막과, 산화종을 통과하기 어려운 제3 절연막을 퇴적시키는 공정과, 이방성에칭에 의해 상기 제2 절연막 및 제3 절연막을 상기 게이트전극의 측면에 남겨두는 공정과, 상기 제3 절연막을 선택성에칭에 의해 제거하고 L형의 상기 제2절연막을 형성하는 공정과, 상기 제3 절연막을 선택성에칭에 의해 제거하고 제2 절연막을 L형으로 형성하는 공정과, 저에너지이온주입에 의해 접합깊이가 얕고, 또한 상기 L형의 제2 절연막의 단부에 달하도록 제2 도전형 소스·드레인 확산층을 형성하는 제1 이온주입공정과, 상기 제1 이온주입공정과 연속해서 상기 게이트전극과 상기 L형의 제2 절연막을 마스크로해서, 상기 L형의 제2절연막의 바깥쪽의 단부에 달하는 제2 도전형의 고농도 확산층을 형성하는 이온주입공정을 구비한 것을 특징으로 하는 상보형 반도체장치의 제조방법.
  8. 제7항에 있어서, 이방성에칭에 의해 제2 절연막 및 제3 절연막을 게이트전극 측면에 남겨두는 공정후, 상기 게이트전극 측면의 상기 제3 절연막에 의해 상기 이트 전극측면의 산화를 방지하면서 상기 제1 도전형 반도체기판상의 상기 제1 절연막위의 상기 게이트절연막 단부를 산화시키는 공정을 특징으로 하는 상보형 반도체장치의 제조방법.
  9. 제1도전형의 반도체가판의 일주요면에 소자분리영역에 의해서 분리된 복수의 섬영역과, 특정한 상기 섬영역에 제2 도전형의 웰영역을 가지고, 상기 제1 도전형의 반도체기판위와 상기 제2 도전형의 웰영역에 게이트산화막을 개재해서 형성된 게이트전극과, 상기 게이트전극의 측부에 형성된 L형의 측벽과, 상기 제1 도전형반도체기판과 상기 제2 도전형 웰 영역내에, 상기 게이트전극 근처에 형성된 고농도 소스·드레인확산층이 상기 제1 도전형 반도체기판위일 경우에는 제2 도전형이고 상기 제2 도전형웰 영역내일 경우에는 제1도전형 소스·드레인확산층을 가지고, 상기 고농도 소스·드레인확산층의 접합깊이가 상기 L형 측벽하부에서 상기 L형 측벽하부 이외의 접합깊이보다도 얕게 형성되고, 또한 상기 제1 도전형의 반도체기판상의 상기 게이트산화막을 개재해서 상기 게이트전극 단부에 포개지도록 상기 게이트전극 양쪽에 형성된 제2 도전형 저농확산층과, 상기 제2 도전형 저농도확산층위에 상기 게이트산화막 중앙부보다 두꺼운 게이트산화막을 가지고, 또한 상기 제2 도전형 웰 영역위의 상기 게이트 산화막이 균일한 두께를 가지는 것을 특징으로 하는 상보형 반도체장치.
  10. 제9항에 있어서, 고농도소스·드레인확산층이 게이트전극단부에 달하는 것을 특징으로 하는 상보형 반도체장치.
  11. 제9항에 있어서, 제2 도전형 웰 영역위에 형성된 상보형 반도체장치가 게이트전극아래, 게이트절연막을 개재해서 상기 제2 도전형 웰 영역위에 제1 도전형채널 영역을 가진 매입형채널구조를 가지고, 상기 제2 도전형 웰위에 고농도소스·드레인확산층에 접하도록 형성된 저농도확산층이 게이트전극에 상기 게이트절연막을 개재해서 상기 게이트전극과 접하는 것을 특징으로 하는 상보형 반도체장치.
  12. 제9항에 있어서, 제2 도전형 웰 영역위에 형성된 상보형 반도체장치가 제1 도전형게이트전극을 가지고, 상기 제2 도전형 웰 영역내의 제1 도전형의 고농도소스·드레인확산층이 게이트전극 단부에 달하는 것을 특징으로 하는 상보형 반도체 장치.
  13. 제1 도전형 반도체기판위와 제2 도전형 웰 영역내에 제1 절연막을 형성하는 공정과, 게이트전극이 되는 도전성막을 퇴적하는 공정과, 상기 제1 절연막과 상기 게이트전극이 되는 도전성막으로 이루어진 다층막의 소정위치를 선택적으로 수직방향에 강한 이방성에칭에 의해 상기 제1 절연막과 상기 제2 도전형 웰 영역이 노출할때까지 에칭하는 공정과, 상기 제1 도전형 반도체기판과 상기 제2 도전형 웰 영역위 및 상기 게이트전극위에 제2 절연막, 산화종을 통과하기 어려운 제3 절연막을 퇴적시키는 공정과, 상기 제2 도전형 웰 영역내의 상기 다층막을 덮고 상기 제2 절연막과 제3 절연막위에 포토레지스트를 퇴적하는 공정과, 상기 제2 절연막, 제3 절연막을 에칭하는 일없이 상기 제1 도전형반도체기판위에 상기 제1 도전형 반도체기판위에 형성된 상기 게이트전극위의 상기 제2 절연막 및 제3 절연막을, 선택적으로 수직방향에 강한 이방성에칭에 의해 상기 게이트전극의 측면에 남겨두는 공정과, 상기 제3 절연막에 의해, 상기 제2 도전형 웰 영역내의 상기 게이트전극과 상기 제1 도전형반도체기판위에 만들어진 상기 게이트 전극 측면의 산화를 방지하면서 상기 제1 도전형 반도체기판위의 상기 게이트전극단부를 산화시키고 상기 게이트전극단부에 두꺼운 게이트절연막을 형성하는 공정과, 상기 제1 도전형반도체기판과 상기 제2 도전형 웰 영역위의 상기 게이트전극 측면에, 수직방향에 강한 이방성에칭에 의해 상기 제3 절연막을 남겨두는 공정과, 상기 제3 절연막만을 에칭함으로써 상기 게이트전극 측면에 상기 제2 절연막으로 이루어진 L형 측벽을 형성하는 공정을 가진 것을 특징으로 하는 상보형 반도체장치의 제조방법.
  14. 제13항에 있어서, 제2 도전형 웰 영역위에 선택적으로 형성된 이온주입마스크와 제1도전형 반도체 기판위의 게이트전극을 마스크로해서 상기 제1 도전형 반도체기판위에 이온주입에 의해 L형 측벽아래에 얕은 접합을 가지도록 제2 도전형 고농도소스·드레인확산층을 형성하고, 상기 이온주입공정과 연속해서 이온주입에 의해 상기 게이트전극단부에 만들어진 두꺼운 게이트절연막 아래에 제2 도전형저농도확산층을 형성하는 공정과, 상기 제1 도전형반도체기판위에 선택적으로 형성된 이온주입마스크와 상기 제2 도전형 웰 영역위의 상기 게이트전극을 마스크로해서 상기 제2 도전형 웰 영역위에 이온주입에 의해 상기 L형 측벽아래에 얕은 접합을 가지도록 제1 도전형 고농도소스·드레인확산층을 형성하는 공정을 가진 것을 특징으로 하는 상보형 반도체장치의 제조방법.
  15. 제14항에 있어서, 제1 도전형 반도체기판위에 선택적으로 형성된 이온주입마스크와 상기 제2 도전형 웰 영역위의 상기 게이트전극을 마스크로 해서 상기 제2 도전형 웰 영역위에 이온주입에 의해 상기 L형 측벽아래에 얕은 접합을 가지고 또한 게이트전극단부에 달하도록 제1 도전형고농도 소스·드레인 확산층을 형성하는 공정을 가진 것을 특징으로 하는 상보형 반도체장치의 제조방법.
  16. 제1 도전형 반도체기판위와 제2 도전형 웰 영역내에 제1 절연막을 형성하는 공정과, 게이트전극 재료를 퇴적하는 공정과, 상기 제1 절연막과 상기 게이트전극이 되는 도전성막으로 이루어진 다층막의 소정위치를 선택적으로 수직방향에 강한 이방성에칭에 의해 상기 제1 절연막 및 상기 제2 도전형 웰 영역이 노출할때까지 에칭하는 공정과, 상기 제1 도전형 반도체기판과 상기 제2 도전형 웰 영역위 및 상기 게이트전극 재료위에 제2 절연막, 산화종을 통과하기 어려운 제3 절연막을 퇴적시키는 공정과, 상기 제2 도전형 웰 영역내의 상기 다층막을 덮고 상기 제2 절연막과 제3 절연막위에 포토레지스트를 퇴적하는 공정과, 사익 제2 절연막, 제3 절연막을 에칭하는 일없이 상기 제1 도전형 반도체기판위와 상기 제1 도전형 반도체기판위에 형성된 상기 게이트전극재료위의 상기 제2 절연막 및 제3 절연막을, 선택적으로 수직방향에 강한 이방성에칭에 의해 상기 게이트전극재료의 측면에 남겨두는 공정과, 상기 제3 절연막에 의해, 상기 제2 도전형 웰 영역내의 상기 게이트전극과 상기 제1 도전형 반도체가판위에 만들어진 상기 게이트전극재료 측면의 산화를 방지하면서 상기 제1 도전형 반도체기판위의 상기 게이트전극재료 단부를 산화시키고 상기 게이트전극 재료단부에 상기 제1 도전형 반도체기판위에 두꺼운 게이트절연막을 형성하고 공정과, 상기 제1 도전형 반도체기판과 상기 제2 도전형 웰 영역위의 상기 게이트전극재료 측면에, 수직방향에 강한 이방성에칭에 의해 상기 제3 절연막을 남겨두는 공정과, 상기 제3절연막만을 에칭함으로써 상기 게이트전극 재료측면에 상기 제2 절연막으로 이루어진 L형 측벽을 형성하는 공정과, 상기 제2도전형 웰 영역위에 선택적으로 형성된 이온주입마스크에 의해 상기 제1 도전형 반도체기판위에 L형 측벽아래에 얕은 접합을 가지도록 제2 도전형 고농도소스·드레인확산층과 제2 도전형 게이트전극을 이온주입에 의해 형성하고, 상기 이온주입공정과, 연속해서 이온주입에 의해 상기 제2 도전형 게이트전극단부에 만들어지 두꺼운 게이트절연막 아래에 제2 도전형 저농도확산층을 형성하는 공정과, 상기 제1 도전형 반도체기판위에 선택적으로 형성된 이온주입마스크에 의해 상기 제2 도전형 웰 영역위에 상기 L형 측벽아래에 얕은 접합을 가지도록 제1 도전형 고농도소스·드레인확산층과 상기 제1 도전형 게이트전극을 이온주입에 의해 형성하고, 상기 이온주입공정과 연속해서 이온주입에 의해 상기 제2도전형 웰 영역위에 상기 제1 도전형 고농도소스·드레인확산층에 접하고 상기 제1도전형 게이트전극단부에 달하도록 제1 도전형 저농도확산층을 형성하는 공정을 가진 것을 특징으로 하는 상보형 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022967A 1992-11-04 1993-11-01 상보형 반도체장치 및 그 제조방법 KR970011744B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-294820 1992-11-04
JP29481992 1992-11-04
JP92-294819 1992-11-04
JP29482092 1992-11-04

Publications (2)

Publication Number Publication Date
KR940012648A true KR940012648A (ko) 1994-06-24
KR970011744B1 KR970011744B1 (ko) 1997-07-15

Family

ID=26560005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022967A KR970011744B1 (ko) 1992-11-04 1993-11-01 상보형 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5512771A (ko)
EP (1) EP0596468A3 (ko)
KR (1) KR970011744B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472655B2 (ja) * 1995-10-16 2003-12-02 ユー・エム・シー・ジャパン株式会社 半導体装置
US5719425A (en) * 1996-01-31 1998-02-17 Micron Technology, Inc. Multiple implant lightly doped drain (MILDD) field effect transistor
WO1997036331A1 (en) * 1996-03-25 1997-10-02 Advanced Micro Devices, Inc. REDUCING REVERSE SHORT-CHANNEL EFFECT WITH LIGHT DOSE OF P WITH HIGH DOSE OF As IN N-CHANNEL LDD
US5739066A (en) 1996-09-17 1998-04-14 Micron Technology, Inc. Semiconductor processing methods of forming a conductive gate and line
US5869866A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
US5766969A (en) * 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US5869879A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
US20020137890A1 (en) * 1997-03-31 2002-09-26 Genentech, Inc. Secreted and transmembrane polypeptides and nucleic acids encoding the same
KR19990030993A (ko) * 1997-10-08 1999-05-06 윤종용 고속동작을 위한 모스트랜지스터구조
KR100248509B1 (ko) * 1997-12-30 2000-03-15 김영환 매몰 채널 nmos 트랜지스터를 구비하는 반도체 장치의cmos 논리 게이트 및 그 제조방법
US5977600A (en) * 1998-01-05 1999-11-02 Advanced Micro Devices, Inc. Formation of shortage protection region
JP4931267B2 (ja) * 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100272528B1 (ko) * 1998-02-04 2000-12-01 김영환 반도체소자 및 이의 제조방법
US6157062A (en) * 1998-04-13 2000-12-05 Texas Instruments Incorporated Integrating dual supply voltage by removing the drain extender implant from the high voltage device
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6143611A (en) 1998-07-30 2000-11-07 Micron Technology, Inc. Semiconductor processing methods, methods of forming electronic components, and transistors
JP3530410B2 (ja) * 1999-02-09 2004-05-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2001168323A (ja) * 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
US6531410B2 (en) * 2001-02-27 2003-03-11 International Business Machines Corporation Intrinsic dual gate oxide MOSFET using a damascene gate process
KR20030001827A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 이중 게이트 산화막을 갖는 반도체 소자의 제조방법
JP4460307B2 (ja) * 2002-04-17 2010-05-12 パナソニック株式会社 半導体装置の製造方法
US20040256692A1 (en) * 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
US7858458B2 (en) 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
US7470562B2 (en) * 2005-11-07 2008-12-30 Samsung Electronics Co., Ltd. Methods of forming field effect transistors using disposable aluminum oxide spacers
US20080242017A1 (en) * 2007-03-26 2008-10-02 Kun-Hsien Lee Method of manufacturing semiconductor mos transistor devices
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR20100036033A (ko) * 2008-09-29 2010-04-07 크로스텍 캐피탈, 엘엘씨 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법
KR20130019242A (ko) * 2011-08-16 2013-02-26 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
JP5677394B2 (ja) * 2012-09-28 2015-02-25 株式会社東芝 パスゲート及び半導体記憶装置
WO2015076298A1 (ja) * 2013-11-20 2015-05-28 Tdk株式会社 磁気抵抗効果素子、Ｓｐｉｎ－ＭＯＳＦＥＴおよびスピン伝導素子
JP2016025100A (ja) * 2014-07-16 2016-02-08 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102345676B1 (ko) * 2015-09-09 2021-12-31 에스케이하이닉스 주식회사 모스 버렉터 및 이를 포함하는 반도체 집적소자
TWI728162B (zh) * 2017-08-02 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US10504899B2 (en) * 2017-11-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors with various threshold voltages and method for manufacturing the same
CN113224158A (zh) 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法
CN111933693B (zh) * 2020-10-14 2021-01-01 南京晶驱集成电路有限公司 Mos晶体管及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112379A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd Ｍｏｓ電界効果トランジスタおよびその製造方法
JPS62118578A (ja) * 1985-11-18 1987-05-29 Mitsubishi Electric Corp 半導体装置の製造方法
US5258319A (en) * 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
US4951100A (en) * 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JPH03109773A (ja) * 1989-09-25 1991-05-09 Mitsubishi Electric Corp 半導体装置
JPH03272145A (ja) * 1990-03-22 1991-12-03 Matsushita Electron Corp 半導体装置およびその製造方法
KR970004818B1 (ko) * 1990-03-27 1997-04-04 세마테크 인코포레이티드 반도체 장치 제조 공정
US5102816A (en) * 1990-03-27 1992-04-07 Sematech, Inc. Staircase sidewall spacer for improved source/drain architecture
JPH0458562A (ja) * 1990-06-28 1992-02-25 Nec Corp Ｍｏｓ型トランジスタ及びその製造方法
JPH04133333A (ja) * 1990-09-25 1992-05-07 Sanyo Electric Co Ltd 半導体装置の製造方法
KR940004446B1 (ko) * 1990-11-05 1994-05-25 미쓰비시뎅끼 가부시끼가이샤 반도체장치의 제조방법
US5132757A (en) * 1990-11-16 1992-07-21 Unisys Corporation LDD field effect transistor having a large reproducible saturation current
US5241203A (en) * 1991-07-10 1993-08-31 International Business Machines Corporation Inverse T-gate FET transistor with lightly doped source and drain region

Also Published As

Publication number Publication date
EP0596468A2 (en) 1994-05-11
KR970011744B1 (ko) 1997-07-15
US5512771A (en) 1996-04-30
EP0596468A3 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
KR940012648A (ko) 상보형 반도체장치 및 그 제조방법
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR920020756A (ko) 반도체 장치 및 그의 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR930001484A (ko) Dmos 트랜지스터를 제조하기 위한 방법
US5834809A (en) MIS transistor semiconductor device
KR930011297A (ko) 반도체 장치 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR960009168A (ko) Mos 구조 및 cmos 구조를 가진 반도체 장치 제조 방법
KR970003688A (ko) 반도체 소자의 트랜지스터 제조방법
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR930011246A (ko) 반도체장치 및 그 제조방법
KR930017190A (ko) 반도체 기억장치 및 그의 제조방법
JP3148227B2 (ja) 半導体装置の製造方法
KR940022796A (ko) 트랜지스터 격리방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR970003775A (ko) 반도체소자의 소자분리절연막 형성방법
KR940010387A (ko) 반도체 소자 제조방법
KR970003855A (ko) 반도체소자 제조방법
KR950026026A (ko) 트랜지스터 제조 방법
KR960026450A (ko) 반도체 소자의 mosfet 제조 방법
KR960002866A (ko) 이이피롬과 이이피롬의 제조공정
KR19980040793A (ko) 절연막 위에 형성된 수직형 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee