KR930011246A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930011246A KR930011246A KR1019920022695A KR920022695A KR930011246A KR 930011246 A KR930011246 A KR 930011246A KR 1019920022695 A KR1019920022695 A KR 1019920022695A KR 920022695 A KR920022695 A KR 920022695A KR 930011246 A KR930011246 A KR 930011246A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion layer
- semiconductor substrate
- groove
- forming
- isolation region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract 18
- 239000000758 substrate Substances 0.000 claims abstract 11
- 238000002955 isolation Methods 0.000 claims abstract 8
- 239000012535 impurity Substances 0.000 claims 5
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 불휘발성 기억소자의 기입 특성을 개선하는 동시에 미세화를 실현한 반도체장치와 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체장치와 그 제조방법은 반도체기판(1)에 형성된 홈(2)과 이홈에 형성된 매설소자분리영역(3)과 이 매설 소자분리영역의 내측에 형성된 소스확산층(4) 및 드레인확산층(5)과 이들 확산층을 가로질러서(브리지형상으로)상기 매설소자분리영역에 접속된 콘트롤 게이트(7)와 플로팅 게이트(6)와의 2층 구조로 구성되는 전극배선(8)과 상기 매선소자분리영역에 따르는 동시에 상기 소스확산층 및 드레인 확산층에 접촉하고 또한 최소한 상기 전극배선에 대응하는 위치에 형성된 측벽확산층(9)을 구비하여 구성되고 상기의 목적을 달성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한실시예에 관한 반도체장치를 도시하는 평면도.
제2도는 제1도의 A-A'선에 따라서 질단하여 화살표방향에서 본 단면도.
제3도는 제1도의 B-B'선에 따라서 절단하여 화살표방향에서 본 단면도.
제4도는 본 발명의 반도체장치의 제조 방법에 있어서의 한 공정을 도시하는 단면도.
제5도는 본 발명의 반도체장치의 제조 방법에 있어서의 다른 공정을 도시하는 단면도.
제6도는 본 발명의 반도체장치의 제조 방법에 있어서의 다른공정을 도시하는 단면도.
제7도는 본 발명의 반도체장치의 제조 방법에 있어서의 다른 공정을 도시하는 단면도.
제8도는 본 발명의 반도체장치의 제조 방법에 있어서의 다른 공정을 도시하는 단면도.
제9도는 본 발명의 반도체장치의 제조 방법에 있어서의 다른 공정을 도시하는 단면도.
제10도는 본 발명의 반도체장치의 제조 방법에 있어서의 다른 공정을 도시하는 단면도.
Claims (4)
- 반도체기판(1)에 형성된 홈(2)과, 이 홈에 설치된 매설 소자분리영역(3)과, 이 매설소자분리영역(3)의 내측에 형성된 소스확산층 및 드레인확산층(5)과, 이들 확산층을 건너(브리지형상) 상기 매설소자분리영역에 접속된 콘트롤 게이트(7)와 프로팅게이트(6)와의 2층 구조로 구성되는 전극배선(8)과, 상기 매설소자분리영역에 따르는 동시에 상기 소스확산층 및 드레인 확산층에 접촉되고, 최소한 상기 전극배선에 대응하는 위치에 형성된 측벽확산층(9)을 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 측벽확산층은 상기 반도체기판과 동일타입의 불순물을 다른위치의 반도체기판의 불순물농도보다 높아지도록 비스듬히 이온주입함으로 상기 홈의 측벽에 도입하여 형성된 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 소스확산층 및 드레인확산층은 상기 전극배선을 마스크로하여 자기정합적으로 상기 반도체기판과는 반대의 타입의 불순물을 도입하여 형성되는 것을 특징으로 하는 반도체 장치.
- 반도체기판상에 홈을 형성하는 공정과, 상기 반도체기판과 동일타입의 불순물을 비스듬히 이온주입을 함으로서 상기 홈의 측벽에 도입하여 측벽확산층을 형성하는 공정과, 상기 홈을 절연막으로 충진하는 공정과, 상기 반도체기판을 산화한 제1의 게이트 절연막을 형성하는 공정과, 상기 제1의 게이트절연막 위에 제1의 도전막을 형성하는 공정과, 상기 제1의 도전막상에 제2의 게이트절연막을형성하는 공정과, 상기 제2의 게이트절연막상에 제2의 도전막을 형성하는 공정과. 상기 제2의 도전막, 제2의 게이트절연막, 제1의 도전막을 사진식각법에 의하여가공하고, 상기 측벽확산층을 포함하는 상기 반도체기판 상에 상기 제2의 도전막으로 구성되는 콘트롤 게이트와 상기 제1의 도전막으로 구성되는 프로팅게이트와의 전극배선을 적층형성하는 공정과, 상기 전극배선을 마스크로이온주입에 의하여 자기정합적으로 상기 반도체기판표면에 그 반도체기판과는 타입이 다른 불순물을 도입하여 소스확산층 및 드레인 확산층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03315836A JP3095489B2 (ja) | 1991-11-29 | 1991-11-29 | 半導体装置とその製造方法 |
JP91-315836 | 1991-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011246A true KR930011246A (ko) | 1993-06-24 |
KR970005143B1 KR970005143B1 (ko) | 1997-04-12 |
Family
ID=18070161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920022695A KR970005143B1 (ko) | 1991-11-29 | 1992-11-28 | 반도체장치 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5357133A (ko) |
JP (1) | JP3095489B2 (ko) |
KR (1) | KR970005143B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734192A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
KR0183898B1 (ko) * | 1996-06-28 | 1999-04-15 | 김광호 | 반도체장치 및 이를 이용한 콘택홀 형성방법 |
JP3058112B2 (ja) * | 1997-02-27 | 2000-07-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6188110B1 (en) * | 1998-10-15 | 2001-02-13 | Advanced Micro Devices | Integration of isolation with epitaxial growth regions for enhanced device formation |
KR100408414B1 (ko) | 2001-06-20 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4114255A (en) * | 1976-08-16 | 1978-09-19 | Intel Corporation | Floating gate storage device and method of fabrication |
US5231299A (en) * | 1992-03-24 | 1993-07-27 | International Business Machines Corporation | Structure and fabrication method for EEPROM memory cell with selective channel implants |
-
1991
- 1991-11-29 JP JP03315836A patent/JP3095489B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-28 KR KR1019920022695A patent/KR970005143B1/ko not_active IP Right Cessation
- 1992-11-30 US US07/982,844 patent/US5357133A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970005143B1 (ko) | 1997-04-12 |
JP3095489B2 (ja) | 2000-10-03 |
JPH05152577A (ja) | 1993-06-18 |
US5357133A (en) | 1994-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4668970A (en) | Semiconductor device | |
KR970008663A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR910015056A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR890003036A (ko) | 반도체장치 | |
KR930011232A (ko) | 불휘발성 반도체메모리장치 및 그 제조방법 | |
KR910013558A (ko) | 불휘발성 반도체기억장치 및 그 제조방법 | |
KR940012648A (ko) | 상보형 반도체장치 및 그 제조방법 | |
KR970024239A (ko) | 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same) | |
KR950015799A (ko) | 플래시메모리 및 그 제조방법 | |
KR920000142A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
KR900002319A (ko) | 자외선소거형 불휘발성 반도체기억장치 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
KR960006046A (ko) | 플레쉬 이.이.피.롬의 제조방법 | |
KR970077229A (ko) | 반도체 장치의 제조 방법 | |
KR910016084A (ko) | 불휘발성 반도체장치 | |
KR890003032A (ko) | 반도체기억장치 및 그 제조방법 | |
KR920022534A (ko) | 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법 | |
KR930011297A (ko) | 반도체 장치 및 그 제조방법 | |
KR930011246A (ko) | 반도체장치 및 그 제조방법 | |
KR920017249A (ko) | 스택형 캐패시터를 구비하는 반도체 메모리 장치 | |
JP2000236074A5 (ko) | ||
KR900007118A (ko) | 불휘발성 반도체기억장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110617 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |