KR950015799A - 플래시메모리 및 그 제조방법 - Google Patents

플래시메모리 및 그 제조방법 Download PDF

Info

Publication number
KR950015799A
KR950015799A KR1019940029291A KR19940029291A KR950015799A KR 950015799 A KR950015799 A KR 950015799A KR 1019940029291 A KR1019940029291 A KR 1019940029291A KR 19940029291 A KR19940029291 A KR 19940029291A KR 950015799 A KR950015799 A KR 950015799A
Authority
KR
South Korea
Prior art keywords
region
gate electrode
memory
insulating film
drain region
Prior art date
Application number
KR1019940029291A
Other languages
English (en)
Other versions
KR100221062B1 (ko
Inventor
다다시 마쯔시다
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR950015799A publication Critical patent/KR950015799A/ko
Application granted granted Critical
Publication of KR100221062B1 publication Critical patent/KR100221062B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시메모리 및 그 제조방법에 관한 것으로, 구체적으로는 부유 게이트 전극을 구비하고 전기적으로 기입 및 소거가능한 플래시메모리와 그 제조방법에 관한 것이다. 이 메모리는, 반도체기판; 상기 반도체기판의 주 표면에 일정한 거리를 두고 서로 떨어지게 형성된 소스영역 및 드레인 영역; 상기 소스영역과 드레인 영역사이에 배치되는 채널영역; 상기 채널영역상에 배치되는 게이트절연막; 상기 게이트절연막상에 배치되는 부유 게이트전극; 및 층간절연막을 사이에 두고 상기 부유 게이트 전극에 적어도 분분적으로 적층되도록 배치되는 제어 게이트전극을 구비하고, 상기 채널영역과 주 표면이 경사부를 갖고, 상기 소스영역이 상기 드레인영역보다 상대적으로 상방 또는 하방에 배치되는 것을 특징으로 한다.

Description

플래시메모리 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 플래시메모리의 개략적 단면도;
제2도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제3도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제4도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제5도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제6도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제7도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제8도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제9도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제1O도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제11도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제12도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도;
제13도는 제1도의 플래시메모리의 제조공정 일부를 보여주는 단면도.

Claims (17)

  1. 반도체기판; 상기 반도체기판의 주 표면에 일정한 거리를 두고 서로 떨어지게 형성된 소스영역 및 드레인영역; 상기 소스영역과 드레인영역 사이에 배치되는 채널영역; 상기 채널영역상에 배치되는 게이트절연막; 상기게이트절연막상에 배치되는 부유 게이트전극 및 층간절연막을 사이에 두고 상기 부유 게이트전극에 적어도 부분적으로 적층되도록 배치되는 제어 게이트전극을 구비한 전기적으로 소거 및 프로그램 가능한 메모리에 있어서; 상기 채널영역과 주 표면이 경사부를 갖고, 상기 소스영역이 상기 드레인영역보다 상대적으로 상방 또는 하방에 배치되는 것을 특징으로 하는 메모리.
  2. 제1항에 있어서, 국소 산화법에 의해 상기 채널영역상에 형성된 산화막을 제거하여 경사부가 얻어지는 것을 특징으로 하는 메모리.
  3. 제1항에 있어서, 상기 소스영역의 접합 내압이 드레인영역보다 높은 것을 특징으로 하는 메모리.
  4. 제1항에 있어서, 상기 게이트절연막의 두께가 소스영역과 그 근방에서 다른 부분보다 얇은 것을 특징으로 하는 메모리.
  5. 제1항에 있어서, 상기 게이트절연막이 국소적으로 얇게 형성되고, 이렇게 얇게 형성된 영역이 상기 채널영역의 경사부에 형성되는 것을 특징으로 하는 메모리.
  6. 제1항에 있어서, 상기 부유 게이트전극의 드레인영역측의 상부 표면적이 하부 표면적보다 넓은 것을 특징으로 하는 메모리.
  7. 제1항에 있어서, 상기 부유 게이트전극이 절연막을 사이에 두고 상기 드레인영역위에 연장하는 것을 특징으로 하는 메모리.
  8. 제7항에 있어서, 상기 드레인영역이 요철형상 또는 트렌치를 포함한 형상인 것을 특징으로 하는 메모리.
  9. 제1항에 있어서, 소자분리 게이트전극으로의 바이어스의 유무에 의해 소자가 분리되는 것을 특징으로 하는 메모리.
  10. 제9항에 있어서, 상기 소자분리 게이트전극이 제어 게이트전극 밑의 게이트산화막중의 제어 게이트전극과 부유게이트 전극을 갖는 것을 특징으로 하는 메모리.
  11. 제1항에 있어서, 상기 드레인영역 근방의 채널영역의 불순물 농도가 상기 소스영역 근방의 채널영역의 불순물 농도보다 높은 것을 특징으로 하는 메모리.
  12. 제1항에 있어서, 상기 기판 표면상의, 기판과 동일한 도전형 또는 반대 도전형의 웰내에 형성되는 것을 특징으로 하는 메모리.
  13. 제1항에 있어서, 상기 주 표면상의 결정방향이 다른 표면상의 결정방향과 다른 것을 특징으로 하는 메모리.
  14. 제1항에 있어서, 상기 소스영역이나 드레인영역중의 적어도 하나가 부분적으로 상기 경사면상에 위치하는 것을 특징으로 하는 메모리.
  15. 제1항에 있어서, 복수의 메모리들이 배열되고, 서로 인접한2개의 메모리는 다른쪽의 드레인영역을 공유하며, 이 드레인영역을 기초로 미러 (mirror) 대칭 관계를 갖는 메모리.
  16. 제1 도전형의 반도체기판의 주 표면의 소정 영역에 두꺼운 소자분리 산화막을 형성하는 공정; 상기 소자분리 산화막의 일부를 포함한 산화막을 제거하는 표면에 경사부를 갖는 활성영역을 형성하는 공정; 상기 활성영역의 경사부에 제1 게이트절연막을 경사부 이외의 활성영역에 제2 게이트절연막을 형성하는 공정; 상기 제1 게이트절연막상에 부유 게이트전극을 형성하는 공정; 상기 부유 게이트전극상에 제2절연막을 형성하는 공정; 상기 부유 게이트전극상에 적어도 부분적으로 적층하는 형태로 패턴화된 제어 게이트전극을 형성하는 공정; 상기 부유게이트 전극을 상기 제어게이트에 자기정합적으로 패턴화하는 공정; 상기 제어게이트에 제2 도전형의 불순물 이온을 주입하여 소스영역 및 드레인 영역을 형성하는 공정; 으로 구성되는 전기적으로 소거 및 프로그램 가능한 메모리의 제조방법.
  17. 제16항에 있어서, 제3 게이트절연막이 표면 불순물농도 3×1020ions/㎤이상의 영역과 그 이하의 2개개 영역으로 형성되는 것을 특징으로 하는 메모리의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029291A 1993-11-08 1994-11-07 플래시메모리 및 그 제조방법 KR100221062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-278209 1993-11-08
JP27820993A JP3159850B2 (ja) 1993-11-08 1993-11-08 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR950015799A true KR950015799A (ko) 1995-06-17
KR100221062B1 KR100221062B1 (ko) 1999-09-15

Family

ID=17594122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029291A KR100221062B1 (ko) 1993-11-08 1994-11-07 플래시메모리 및 그 제조방법

Country Status (3)

Country Link
US (2) US5502321A (ko)
JP (1) JP3159850B2 (ko)
KR (1) KR100221062B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224710B1 (ko) * 1995-10-10 1999-10-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100493004B1 (ko) * 1998-06-08 2006-04-21 삼성전자주식회사 프로그램및소거효율이개선된불휘발성메모리장치및그제조방법
KR100742284B1 (ko) * 2006-02-09 2007-07-24 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR100797169B1 (ko) * 2004-02-12 2008-01-23 인터내쇼널 렉티파이어 코포레이션 반도체 디바이스 및 그 형성 방법

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424233A (en) * 1994-05-06 1995-06-13 United Microflectronics Corporation Method of making electrically programmable and erasable memory device with a depression
US5413946A (en) * 1994-09-12 1995-05-09 United Microelectronics Corporation Method of making flash memory cell with self-aligned tunnel dielectric area
US5780892A (en) * 1995-03-21 1998-07-14 Winbond Electronics Corporation Flash E2 PROM cell structure with poly floating and control gates
US5844271A (en) * 1995-08-21 1998-12-01 Cypress Semiconductor Corp. Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate
US5556799A (en) * 1995-11-13 1996-09-17 United Microelectronics Corporation Process for fabricating a flash EEPROM
US5780889A (en) * 1995-11-22 1998-07-14 Cypress Semiconductor Corp. Gate overlap drain source flash structure
US6362504B1 (en) 1995-11-22 2002-03-26 Philips Electronics North America Corporation Contoured nonvolatile memory cell
US5949117A (en) * 1995-12-26 1999-09-07 Micron Technology, Inc. Highly efficient transistor for fast programming of flash memories
KR0179791B1 (ko) * 1995-12-27 1999-03-20 문정환 플래쉬 메모리 소자 및 그 제조방법
US5780893A (en) * 1995-12-28 1998-07-14 Nippon Steel Corporation Non-volatile semiconductor memory device including memory transistor with a composite gate structure
US5854108A (en) * 1996-06-04 1998-12-29 Advanced Micro Devices, Inc. Method and system for providing a double diffuse implant junction in a flash device
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
KR100221627B1 (ko) * 1996-07-29 1999-09-15 구본준 반도체장치 및 그의 제조방법
US5757059A (en) * 1996-07-30 1998-05-26 International Business Machines Corporation Insulated gate field effect transistor
US5721448A (en) * 1996-07-30 1998-02-24 International Business Machines Corporation Integrated circuit chip having isolation trenches composed of a dielectric layer with oxidation catalyst material
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
JP3593825B2 (ja) * 1996-11-08 2004-11-24 ソニー株式会社 半導体装置及びその製造方法、並びに固体撮像素子の製造方法
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US5897354A (en) * 1996-12-17 1999-04-27 Cypress Semiconductor Corporation Method of forming a non-volatile memory device with ramped tunnel dielectric layer
KR100244292B1 (ko) * 1997-07-09 2000-02-01 김영환 비휘발성 메모리 소자의 제조방법
US6051465A (en) * 1997-07-30 2000-04-18 Matsushita Electronics Corporation Method for fabricating nonvolatile semiconductor memory device
US6262452B1 (en) * 1997-09-26 2001-07-17 Sanyo Electric Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method therefor
US6211547B1 (en) 1997-11-24 2001-04-03 Winbond Electronics Corporation Semiconductor memory array with buried drain lines and processing methods therefor
EP0926260A3 (en) 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Using antibody - antigen interaction for formation of a patterened metal film
US6025240A (en) * 1997-12-18 2000-02-15 Advanced Micro Devices, Inc. Method and system for using a spacer to offset implant damage and reduce lateral diffusion in flash memory devices
US6121655A (en) * 1997-12-30 2000-09-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
US6051860A (en) * 1998-01-16 2000-04-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
US6303438B1 (en) * 1998-02-02 2001-10-16 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a nonvolatile semiconductor memory device having increased hot electron injection efficiency
TW374246B (en) * 1998-02-07 1999-11-11 United Microelectronics Corp Flash memory cell structure and method for manufacturing the same
US5973354A (en) * 1998-03-30 1999-10-26 Worldwide Semiconductor Manufacturing Corporation Single polycylindrical flash memory cell having high coupling ratio
US6147379A (en) * 1998-04-13 2000-11-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3235565B2 (ja) 1998-04-30 2001-12-04 日本電気株式会社 半導体不揮発性記憶装置の製造方法
US6232633B1 (en) * 1998-06-08 2001-05-15 International Business Machines Corporation NVRAM cell using sharp tip for tunnel erase
US6236082B1 (en) * 1998-08-13 2001-05-22 National Semiconductor Corporation Floating gate semiconductor device with reduced erase voltage
KR100339025B1 (ko) 1998-10-27 2002-07-18 박종섭 플래쉬메모리셀의제조방법
US6190968B1 (en) 1998-11-04 2001-02-20 National Semiconductor Corporation Method for forming EPROM and flash memory cells with source-side injection
US5982669A (en) * 1998-11-04 1999-11-09 National Semiconductor Corporation EPROM and flash memory cells with source-side injection
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
US6346441B1 (en) * 1999-03-19 2002-02-12 United Microelectronics Corp. Method of fabricating flash memory cell using two tilt implantation steps
KR100706849B1 (ko) * 2000-07-17 2007-04-13 후지쯔 가부시끼가이샤 비휘발성 메모리 디바이스 및 그 제조 방법
JP2002184877A (ja) 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US20020123180A1 (en) * 2001-03-01 2002-09-05 Peter Rabkin Transistor and memory cell with ultra-short gate feature and method of fabricating the same
US7525951B2 (en) * 2001-03-07 2009-04-28 Netscape Communications Corporation Integration of e-mail with instant messaging services
US6413840B1 (en) * 2001-03-28 2002-07-02 Macronix International Co., Ltd. Method of gettering layer for improving chemical-mechanical polishing process in flash memory production and semiconductor structure thereof
TWI234275B (en) * 2001-05-25 2005-06-11 Amic Technology Taiwan Inc Method of fabricating a flash memory cell
JP2003078041A (ja) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US6734491B1 (en) * 2002-12-30 2004-05-11 Texas Instruments Deutschland Gmbh EEPROM with reduced manufacturing complexity
US7045418B2 (en) * 2003-03-12 2006-05-16 Texas Instruments Incorporated Semiconductor device including a dielectric layer having a gettering material located therein and a method of manufacture therefor
US7164168B2 (en) * 2004-08-03 2007-01-16 Micron Technology, Inc. Non-planar flash memory having shielding between floating gates
US7151294B2 (en) * 2004-08-03 2006-12-19 Micron Technology, Inc. High density stepped, non-planar flash memory
US7388251B2 (en) * 2004-08-11 2008-06-17 Micron Technology, Inc. Non-planar flash memory array with shielded floating gates on silicon mesas
US7170130B2 (en) * 2004-08-11 2007-01-30 Spansion Llc Memory cell with reduced DIBL and Vss resistance
KR100632461B1 (ko) * 2005-02-03 2006-10-11 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8405165B2 (en) * 2005-06-07 2013-03-26 International Business Machines Corporation Field effect transistor having multiple conduction states
FR2898729B1 (fr) * 2006-03-17 2008-08-01 St Microelectronics Dispositif semi-conducteur et procede d'implantation de dopants dans un canal
KR100795907B1 (ko) * 2006-09-07 2008-01-21 삼성전자주식회사 이이피롬 소자 및 그 형성 방법
KR101057189B1 (ko) * 2008-11-12 2011-08-16 주식회사 하이닉스반도체 단채널 효과를 억제하는 트랜지스터 및 그 제조방법
KR20100071200A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 멀티플렉서 및 이의 제조 방법
US8329545B1 (en) * 2008-12-30 2012-12-11 Micron Technology, Inc. Method of fabricating a charge trap NAND flash memory
US8211774B2 (en) * 2009-09-18 2012-07-03 Vanguard International Semiconductor Corporation Method for forming semiconductor structure
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
CN103390589B (zh) * 2012-05-09 2015-08-26 无锡华润上华半导体有限公司 Nor结构闪存及其制备方法
KR102142155B1 (ko) * 2014-03-21 2020-08-10 에스케이하이닉스 주식회사 단일층 플로팅 게이트 비휘발성 메모리 소자 및 제조 방법
KR102111526B1 (ko) * 2018-10-19 2020-06-04 성균관대학교산학협력단 셀렉터 포함 메모리 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222062A (en) * 1976-05-04 1980-09-09 American Microsystems, Inc. VMOS Floating gate memory device
JPS57111067A (en) * 1980-12-27 1982-07-10 Seiko Instr & Electronics Ltd Nonvolatile memory
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
IT1213218B (it) * 1984-09-25 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di una cella di memoria non volatile con area di ossido sottile di dimensioni molto piccole, e cella ottenuta con il processo suddetto.
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS6292374A (ja) * 1985-10-18 1987-04-27 Sony Corp メモリ素子及びその製造方法
US4796228A (en) * 1986-06-02 1989-01-03 Texas Instruments Incorporated Erasable electrically programmable read only memory cell using trench edge tunnelling
US4878101A (en) * 1986-12-29 1989-10-31 Ning Hsieh Single transistor cell for electrically-erasable programmable read-only memory and array thereof
US4812885A (en) * 1987-08-04 1989-03-14 Texas Instruments Incorporated Capacitive coupling
DE3816358A1 (de) * 1988-05-13 1989-11-23 Eurosil Electronic Gmbh Nichtfluechtige speicherzelle und verfahren zur herstellung
US4963825A (en) * 1989-12-21 1990-10-16 Intel Corporation Method of screening EPROM-related devices for endurance failure
US4964080A (en) * 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
US5049515A (en) * 1990-03-09 1991-09-17 Intel Corporation, Inc. Method of making a three-dimensional memory cell with integral select transistor
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
US5376572A (en) * 1994-05-06 1994-12-27 United Microelectronics Corporation Method of making an electrically erasable programmable memory device with improved erase and write operation
US5413946A (en) * 1994-09-12 1995-05-09 United Microelectronics Corporation Method of making flash memory cell with self-aligned tunnel dielectric area
US5466624A (en) * 1994-09-30 1995-11-14 Intel Corporation Isolation between diffusion lines in a memory array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224710B1 (ko) * 1995-10-10 1999-10-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100493004B1 (ko) * 1998-06-08 2006-04-21 삼성전자주식회사 프로그램및소거효율이개선된불휘발성메모리장치및그제조방법
KR100797169B1 (ko) * 2004-02-12 2008-01-23 인터내쇼널 렉티파이어 코포레이션 반도체 디바이스 및 그 형성 방법
KR100742284B1 (ko) * 2006-02-09 2007-07-24 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7557404B2 (en) 2006-02-09 2009-07-07 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming the same
US7799635B2 (en) 2006-02-09 2010-09-21 Samsung Electronics Co., Ltd. Methods of forming nonvolatile memory devices

Also Published As

Publication number Publication date
JPH07130886A (ja) 1995-05-19
JP3159850B2 (ja) 2001-04-23
US5502321A (en) 1996-03-26
US5591652A (en) 1997-01-07
KR100221062B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR950015799A (ko) 플래시메모리 및 그 제조방법
KR960006013A (ko) 반도체 소자 및 그의 제조방법
US4975384A (en) Erasable electrically programmable read only memory cell using trench edge tunnelling
KR970054231A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR890003036A (ko) 반도체장치
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
US4975383A (en) Method for making an electrically erasable programmable read only memory cell having a three dimensional floating gate
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR960006046A (ko) 플레쉬 이.이.피.롬의 제조방법
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
KR850006650A (ko) 반도체 집적회로 장치 및 그 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR940004846A (ko) 반도체장치 및 그 제조방법
KR900003967A (ko) 반도체 장치 및 그 제조 방법
KR950015716A (ko) 다수의 불순물층을 포함하고 있는 반도체 장치 및 그 제조방법
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
JPH0393276A (ja) 半導体記憶装置及びその製造方法
KR920010962A (ko) 반도체 디바이스 및 그 형성 방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
KR930011246A (ko) 반도체장치 및 그 제조방법
KR920022563A (ko) 반도체 장치 및 그 제조방법
KR910001990A (ko) 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리셀 및 이의 제조 방법
KR930020697A (ko) 마스크롬 셀의 제조방법
KR970018736A (ko) 플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법
KR870008389A (ko) 반도체 집적 회로 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090609

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee