KR970018736A - 플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법 - Google Patents

플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법 Download PDF

Info

Publication number
KR970018736A
KR970018736A KR1019950029606A KR19950029606A KR970018736A KR 970018736 A KR970018736 A KR 970018736A KR 1019950029606 A KR1019950029606 A KR 1019950029606A KR 19950029606 A KR19950029606 A KR 19950029606A KR 970018736 A KR970018736 A KR 970018736A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
thick oxide
region
silicon substrate
Prior art date
Application number
KR1019950029606A
Other languages
English (en)
Other versions
KR0168151B1 (ko
Inventor
안병진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950029606A priority Critical patent/KR0168151B1/ko
Publication of KR970018736A publication Critical patent/KR970018736A/ko
Application granted granted Critical
Publication of KR0168151B1 publication Critical patent/KR0168151B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 이이피롬 셀 구조 및 그 제조방법이 개시된다. 본 발명의 플래쉬 이이피롬 셀은 실리콘 기판의 표면에 형성된 드레인 접합부; 드레인 접합부와 일정간격 이격되어 실리콘 기판내부의 매몰형태로 형성된 소오스 접합부; 소오스 접합부상에 형성된 두꺼운 산화막; 두꺼운 산화막으로부터 드레인 접합부쪽으로 연장되도록 실리콘 기판상에 형성된 얇은 제1산화막; 제1산화막의 상부와 두꺼운 산화막의 일부 상부에 걸쳐지도록 형성된 플로팅 게이트; 두꺼운 산화막상부에서 플로팅 게이트의 측부에 스페이서 형태로 형성된 소거 게이트; 두꺼운 산화막으로부터 연장되어 플로팅 게이트와 소거 게이트사이에 형성된 제2산화막; 두꺼운 산화막, 제1산화막 및 제2산화막 각각에 연결되면서 플로팅 게이트, 소거 게이트 및 실리콘 기판 각각의 노출된 전체상부에 형성된 층간 절연막; 및 층간 절연막상에 형성된 컨트롤 게이트로 구성된다. 따라서, 본 발명은 소거 동작시 채널에서 발생되는 터널 산화막의 특성 약화를 방지할 수 있으며, 소오스 접합부의 구조를 DDD형태로 했을 경우에 발생할 수 있는 과잉소거를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Description

플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A 내지 3F도는 본 발명에 의한 플래쉬 이이피롬 셀 제조방법을 설명하기 위해 도시한 소자의 단면도,
제4A 및 4B도는 본 발명의 플래쉬 이이피롬 셀의 동작 상태도.

Claims (17)

  1. 실리콘 기판의 표면에 형성된 드레인 접합부; 상기 드레인 접합부와 일정간격 이격되어 상기 실리콘 기판내부에 매몰형태로 형성된 소오스 접합부; 상기 소오스 접합부상에 형성된 두꺼운 산화막; 상기 두꺼운 산화막으로부터 상기 드레인 접합부쪽으로 연장되도록 상기 실리콘 기판상에 형성된 얇은 제1산화막; 상기 제1산화막의 상부와 상기 두꺼운 산화막의 일부 상부에 걸쳐지도록 형성된 플로팅 게이트; 상기 두꺼운 산화막상부에서 상기 플로팅 게이트의 측부에 스페이서 형태로 형성된 소거 게이트; 상기 두꺼운 산화막으로 부터 연장되어 상기 플로팅 게이트와 상기 소거 게이트사이에 형성된 제2산화막; 상기 두꺼운 산화막, 제1산화막 및 제2산화막 각각에 연결되면서 상기 플로팅 게이트, 소거 게이트 및 실리콘 기판 각각의 노출된 전체상부에 형성된 층간 절연막; 및 상기 층간 절연막상에 형성된 컨트롤 게이트로 구성된 것을 특징으로 하는 플래쉬 이이피롬 셀 구조.
  2. 제1항에 있어서, 상기 제1산화막은 200 내지 300Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 구조.
  3. 제1항에 있어서, 상기 두꺼운 산화막은 2000 내지 4000Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 구조.
  4. 제1항에 있어서, 상기 제2산화막은 50 내지 100Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 구조.
  5. 제1항에 있어서, 상기 층간 절연막은 ONO구조인 것을 특징으로 하는 플래쉬 이이피롬 셀 구조.
  6. 플래쉬 이이피롬 셀 제조방법에 있어서, 셀의 소오스 접합부 형성지역을 확정하는 마스크 작업 및 이온주입 공정에 의해 실리콘 기판의 노출된 부분에 제1고농도 이온영역이 형성되는 단계; 상기 실리콘 기판표면에 제1산화막 및 두꺼운 산화막이 산화공정에 의해 동시에 형성되며, 이때 상기 산화공정시 공정온도에 의해 상기 제1고노도 이온여역의 이온이 활성화되어 상기 두꺼운 산화막 하부에 매몰형태의 소오스 접합부가 형성되는 단계; 상기 제1산화막 및 상기 두꺼운 산화막으로 된 전체상부에 제1폴리실리콘층, 하부 산호막 및 질화막이 순차적으로 형성되는 단계; 플로팅 게이트 형성지역과 소거 게이트 형성지역을 확정하는 마스크 작업 및 식각공정으로 상기 질화막, 하부 산화막 및 제1폴리실리콘층의 노출된 부분이 순차적으로 식각되므로, 이로인하여 플로팅 게이트의 일측이 확정되고, 일부분이 노출되는 상기 두꺼운 산화막이 소거 게이트 형성 지역이 되는 단계; 상기 노출된 두꺼운 산화막을 식각공정으로 일정깊이 식각하여 상기 두꺼운 산화막에 홈이 형성되는 단계; 플로팅 게이트의 일측을 확정하는 상기 제1폴리실리콘층의 식각면에 제2산화막이 형성되는 단계; 상기 공정의 결과로 된 전체구조상에 제2폴리실리콘층이 형성되는 단계; 상기 제2폴리실리콘층을 식각하여 상기 제2산화막상에 스페이서 형태의 소거 게이트가 형성되는 단계; 실렉트 채널 형성지역과 드레인 접합부 형성지역을 확정하는 마스크 작업 및 식각공정으로 상기 질화막, 하부 산화막 및 제1폴리실리콘층의 노출된 부분이 순차적으로 식각되므로, 이로인하여 제1폴리실리콘층으로 된 플로팅 게이트가 형성되는 단계; 실렉트 채널 형성지역과 드레인 접합부 형성지역을 확정하는 마스크 작업 및 이온주입공정에 의해 상기 실리콘 기판의 노출된 부분에 이온영역이 형성되는 단계; 드레인 접합부 형성지역을 확정하는 마스크 작업 및 이온주입공정에 의해 상기 실리콘 기판의 노출된 부분에 제2고농도 이온영역이 형성되는 단계; 상기 공정의 결과로 된 전체구조상에 상부 산화막이 형성되며, 이때 상기 제2고농도 이온영역의 이온이 활성화되어 드레인 접합부가 형성되는 단계; 및 상기 상부 산화막상에 제3폴리실리콘층을 형성한 후, 컨트롤 게이트 형성지역을 확정하는 마스크 작업 및 식각공정으로 상기 제3폴리실리콘층을 식각하여 컨트롤 게이트가 형성되는 단계로 이루어지는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  7. 제6항에 있어서, 상기 소오스 접합부 및 드레인 접합부가 형성될 제1 및 2고농도 이온영역은 N형의 이온이 주입되어 형성되며, 상기 실렉트 채널 영역이 될 이온영역은 P형의 이온이 주입되어 형성되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  8. 제6항에 있어서, 상기 산화공정은 습식법으로 실시되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  9. 제6항에 있어서, 상기 산화공정은 건식법으로 실시되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  10. 제6항에 있어서, 상기 산화공정은 실리콘 기판표면에 상기 제1 산화막이 200 내지 300Å두께로 성장되도록 실시되며, 상기 제1 산화막이 성장될 동안 상기 제1고농도 이온영역이 형성된 실리콘 기판표면에는 상기 두꺼운 산화막이 4000 내지 6000Å두께로 성장되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  11. 제6항에 있어서, 상기 제2산화막은 50 내지 100Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  12. 제6항에 있어서, 상기 하부 산화막은 50 내지 150Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  13. 제6항에 있어서, 상기 질화막은 100 내지 200Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  14. 제6항에 있어서, 상기 상부 산화막은 200 내지 300Å의 두께인 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  15. 제6항에 있어서, 상기 두꺼운 산화막에 홈을 형성하는 식각공정은 상기 두꺼운 산화막의 두께가 2000 내지 4000Å의 두께가 남게 되도록 실시되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  16. 제6항 또는 15항에 있어서, 상기 두꺼운 산화막에 홈을 형성하는 식각공정은 습식법으로 실시되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
  17. 제6항 또는 15항에 있어서, 상기 두꺼운 산화막에 홈을 형성하는 식각공정은 건식법으로 실시되는 것을 특징으로 하는 플래쉬 이이피롬 셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029606A 1995-09-12 1995-09-12 플래쉬 이이피롬 셀 구조 및 그 제조방법 KR0168151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029606A KR0168151B1 (ko) 1995-09-12 1995-09-12 플래쉬 이이피롬 셀 구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029606A KR0168151B1 (ko) 1995-09-12 1995-09-12 플래쉬 이이피롬 셀 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970018736A true KR970018736A (ko) 1997-04-30
KR0168151B1 KR0168151B1 (ko) 1998-12-15

Family

ID=19426461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029606A KR0168151B1 (ko) 1995-09-12 1995-09-12 플래쉬 이이피롬 셀 구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0168151B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462370B1 (ko) * 1998-12-12 2005-04-06 매그나칩 반도체 유한회사 플래쉬메모리장치및그의제조방법
KR100470987B1 (ko) * 1997-08-28 2005-07-05 삼성전자주식회사 저전압용비휘발성메모리장치및그제조방법
KR101277147B1 (ko) * 2009-12-10 2013-06-20 한국전자통신연구원 이이피롬 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470987B1 (ko) * 1997-08-28 2005-07-05 삼성전자주식회사 저전압용비휘발성메모리장치및그제조방법
KR100462370B1 (ko) * 1998-12-12 2005-04-06 매그나칩 반도체 유한회사 플래쉬메모리장치및그의제조방법
KR101277147B1 (ko) * 2009-12-10 2013-06-20 한국전자통신연구원 이이피롬 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR0168151B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR100239459B1 (ko) 반도체 메모리 소자 및 그 제조방법
US5953602A (en) EEPROM cell and related method of making thereof
KR100221619B1 (ko) 플래쉬 메모리 셀의 제조방법
US4517732A (en) Method for fabricating an EEPROM
KR970072450A (ko) 플래쉬 메모리 및 이의 제조방법
US5736765A (en) EEPROM cell having improved topology and reduced leakage current
KR0168155B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960006046A (ko) 플레쉬 이.이.피.롬의 제조방법
KR910015065A (ko) 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법
JP2819975B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR100854504B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR100356821B1 (ko) 반도체장치의 비휘발성 메모리 소자 및 그 제조방법
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
KR970018736A (ko) 플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법
KR100244271B1 (ko) 반도체소자 구조 및 제조방법
KR100320882B1 (ko) 비트선의 폭이 감소하고 미세화한 경우에도 저항의 증가없이 충분한 ｏｎ 전류를 확보할 수 있는 콘택트리스 어레이 구조를 가진 비활성 메모리와 그 제조 방법
KR19990007264A (ko) 반도체 메모리 소자 및 그 제조방법
KR100490654B1 (ko) 수직형이이피롬셀및그제조방법
KR20020025782A (ko) 반도체기억장치 및 그 제조방법
KR100303916B1 (ko) 플레쉬 메모리 셀의 제조방법
KR19990055404A (ko) 이이피롬 셀 및 그 제조방법
KR19990018041A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100456256B1 (ko) 반도체장치및그제조방법
KR970018620A (ko) 플래쉬 이이피롬(flash EEPROM)셸 제조방법
JPH0139663B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee