KR960032761A - 반도체 장치, 반도체 장치의 제조 방법, 스플릿 게이트형 트랜지스터, 스플릿 게이트형 트랜지스터의 제조방법, 및 불휘발성 반도체 메모리 - Google Patents

반도체 장치, 반도체 장치의 제조 방법, 스플릿 게이트형 트랜지스터, 스플릿 게이트형 트랜지스터의 제조방법, 및 불휘발성 반도체 메모리 Download PDF

Info

Publication number
KR960032761A
KR960032761A KR1019960004127A KR19960004127A KR960032761A KR 960032761 A KR960032761 A KR 960032761A KR 1019960004127 A KR1019960004127 A KR 1019960004127A KR 19960004127 A KR19960004127 A KR 19960004127A KR 960032761 A KR960032761 A KR 960032761A
Authority
KR
South Korea
Prior art keywords
gate electrode
semiconductor substrate
forming
ion implantation
floating gate
Prior art date
Application number
KR1019960004127A
Other languages
English (en)
Other versions
KR100430743B1 (ko
Inventor
겐지 후까세
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR960032761A publication Critical patent/KR960032761A/ko
Application granted granted Critical
Publication of KR100430743B1 publication Critical patent/KR100430743B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 스플릿 게이트형 메모리셀을 이용한 플래쉬 EEPROM의 고집적화를 도모하는 것을 목적으로 한다.
기판(1) 상에는 소스 영역(3) 및 드레인 영역(4)이 형성되고, 소스 영역(3)과 드레인 영역(4)에 끼인 채널 영역(5) 상에는 산화막(6)을 통해 플로팅 게이트 전극(8)이 형성되어 있다. 플로팅 게이트 전극(8) 상에는 산화막(7)을 통해 제어 게이트 전극(9)이 형성되어 있다. 제어 게이트 전극(9)의 일부는 산화막(6,7)을 통해 채널 영역(5) 상에 배치되어 선택 게이트(10)를 구성하고 있다. 선택 게이트(10)에 의해 선택 트랜지스터(11)가 구성된다. 선택 게이트(10)는 플로팅 게이트 전극(8) 및 산화막(7)의 측벽부에 형성된 측벽부(12,13)와 그 측벽부(12,13)를 덮도록 형성된 부분(14)으로 구성된다.

Description

반도체 장치, 반도체 장치의 제조 방법, 스플릿 게이트형 트랜지스터, 스플릿 게이트형 트랜지스터의 제조 방법, 및 불휘발성 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시 형태의 일부 단면도.
제2도는 제1실시 형태의 주요부 단면도.

Claims (20)

  1. 반도체 기판(57) 상에 형성된 층(58)과, 그 층의 측벽부에 형성된 측벽 스페이서로 이루어지는 게이트 전극(56)과, 반도체 기판과 게이트 전극 사이에 형성된 게이트 절연막(55)을 구비한 반도체 장치.
  2. 반도체 기판(57) 상에 형성된 층(58)과, 그 층의 측벽부에 형성된 측벽 스페이서로 이루어지는 게이트 전극(56)과, 반도체 기판과 게이트 전극 사이에 형성된 게이트 절연막(55)과, 게이트 전극의 하부의 반도체 기판상에 형성된 채널 영역 (54)과, 채널 영역을 사이에 두고 그 양측에 형성된 소스??드레인 영역(52,53)을 구비한 반도체 장치.
  3. 반도체 기판(57) 상에 층(58)을 형성하는 공정과, 반도체 기판상에 게이트 절연막(55)을 형성하는 공정과, 상기한 공정에서 형성된 디바이스 위에 도전성 재료막을 형성하고, 그 도전성 재료막을 에치백함으로써 상기 층의 측벽부에 측벽 스페이서로 이루어지는 게이트 전극(56)을 형성하는 공정을 구비한 반도체 장치의 제조 방법.
  4. 반도체 기판(57) 상에 불순물 확산원층(58)을 형성하는 공정과, 반도체 기판 및 불순물 확산원층 위에 절연막(55)을 형성하는 공장과, 상기 공정에서 형성된 디바이스 위에 도전성 재료막을 형성하고, 그 도전성 재료막을 에치백함으로써 상기 불순물 확산원층의 측벽부에 측벽 스페이서로 이루어지는 게이트 전극(56)을 형성하는 공정과, 불순물 확산원층으로부터의 불순물 확산에 의해 반도체 기판상에 소스. 드레인 영역(53)을 형성하는 공정과, 불순물 확산원층 및 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여, 소스.드레인 영역(52)을 형성하는 공정을 구비한 반도체 장치의 제조 방법.
  5. 반도체 기판(57) 상에 형성된 층(58)과, 그 층의 측벽부에 형성된 막으로 이루어지는 게이트 전극(62)과, 반도체 기판과 게이트 전극 사이에 형성된 게이트 절연막(55)을 구비한 반도체 장치.
  6. 반도체 기판(57) 상에 층(58)을 형성하는 공정과 반도체 기판상에 게이트 절연막(55)을 형성하는 공정과, 상기 공정에서 형성된 디바이스 위에 도전성 재료막을 형성하고, 그 도전성 재료막을 이방성 에칭함으로써 상기 층의 측벽부에 게이트 전극(62)을 형성하는 공정을 구비한 반도체 장치의 제조 방법.
  7. 반도체 기판(57) 상에 불순물 확산원층(58)을 형성하는 공정과, 반도체 기판 및 불순물 확산원층 위에 절연막(55)을 형성하는 공정과, 상기 공정에서 형성된 디바이스 위에 도전성 재료막을 형성하고, 그 도전성 재료막을 이방성 에칭함으로써 상기 불순물 확산원층의 측벽부에 게이트 전극(62)을 형성하는 공정과, 불순물 확산원층으로부터의 불순물 확산에 의해 반도체 기판상에 소스.드레인 영역(53)을 형성하는 공정과, 불순물 확산원층 및 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 소스.드레인 영역(52)을 형성하는 공정을 구비한 반도체 장치의 제조 방법.
  8. 플로팅 게이트 전극(8)의 측벽부에 형성된 측벽 스페이서(12,13)와 그 측벽 스페이서를 덮도록 형성된 부분(14)으로 이루어지는 선택 게이트(10)를 갖는 제어 게이트 전극(9)을 구비한 스플릿 게이트형 트랜지스터.
  9. 반도체 기판(1) 상에 형성된 플로팅 게이트 전극(8)과, 플로팅 게이트 전극의 측벽부에 형성된 측벽 스페이서(12,13)와 그 측벽 스페이서를 덮도록 형성된 부분(14)으로 이루어지는 선택 게이트(10)를 갖는 제어 게이트 전극(9)과, 선택 게이트에 대응하는 위치의 반도체 기판상에 형성된 드레인 영역(4) 또는 소스 영역을 구비한 스플릿 게이트형 트랜지스터.
  10. 반도체 기판(1) 상에 형성된 플로팅 게이트 전극(8)과, 플로팅 게이트 전극(8)의 측벽부에 형성된 후막부(71)와 반도체 기판상에 형성된 박막부(72)로 이루어지는 선택 게이트(10)를 갖는 제어 게이트 전극(9)과, 선택 게이트의 박막부의 바로 아래를 포함하는 반도체 기판상에 형성된 드레인 영역(4) 또는 소스 영역을 구비한 스플릿 게이트형 트렌지스터.
  11. 반도체 기판(57) 상에 형성된 플로팅 게이트 전극(8)과, 플로팅 게이트 전극(8)의 측벽부에 형성된 후막부(71)와 반도체 기판상에 형성된 박막부(72)로 이루어지는 선택 게이트(10)를 갖는 제어 게이트 전극(9)과, 선택 게이트의 후막부의 측벽부에 형성된 측벽 스페이서(81,82)와, 선택 게이트의 후막부 및 측벽 스페이서에 대응하는 위치의 반도체 기판상에 형성된 드레인 영역(4) 또는 소스 영역을 구비한 스필릿 게이트형 트랜지스터.
  12. 반도체 기판(1) 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극의 측벽부에 도전성 재료로 이루어지는 측벽 스페이서(12,13)를 형성하는 공정과, 측벽 스페이서와 그 위에 형성된 도전성 재료막(24)으로 이루어지는 후막부(15)와 도전성 재료막만으로 이루어지는 박막부(16)를 구비한 선택 게이트(10)를 갖는 제어 게이트 전극(9)을 형성하는 공정과, 플로팅 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 소스 영역(3) 또는 드레인 영역을 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 드레인 영역(4) 또는 소스 영역을 형성할 때에 선택 게이트의 박막부를 불순물 이온이 관통하도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿 게이트형 트랜지스터의 제조 방법.
  13. 반도체 기판(1) 상에 제1절연막(6)을 형성하는 공정과 제1절연막 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극상에 저2절연막(7)을 형성하는 공정과, 상기 공정에서 형성된 디바이스 위에 도전성 재료막 (22,23)을 형성하고, 그 도전성 재료막을 에치백함으로써 플로팅 게이트 전극의 측벽부에 측벽 스페이서(12,13)를 형성하는 공정과, 상기 공정에서 형성된 디바이스 위에 도전성 재료막(24)을 형성하고, 그 도전성 재료막을 이방성 에칭함으로써 측벽 스페이서와 그 위에 P형성된 도전성 재료막으로 이루어지는 후막부(15)와 도전성 재료막만으로 이루어지는 박막부(16)를 구비한 선택 게이트(10)를 갖는 제어 게이트 전극(9)을 형성하는 공정과, 플로팅 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 소스 영역(3) 또는 드레인 영역을 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하고 드레인 영역(4) 또는 소스 영역을 형성할 때에 선택 게이트의 박막부를 불순물 이온이 관통하도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿 게이트형 트랜지스터의 제조 방법.
  14. 반도체 기판(1) 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극상에 선택 게이트(10)를 갖는 제어 게이트 전극(9)를 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로부터 반도체 기판에 불순물 이온을 주입하여 드레인 영역(4) 또는 소스 영역을 형성할 때에 선택 게이트의 박막부(72)를 불순물 이온이 관통하도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿 게이트형 트랜지스터의 제조 방법.
  15. 반도체 기판(1) 상에 제1절연막(6)을 형성하는 공정과, 제1절연막 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극상에 제2절연막(7)을 형성하는 공정과, 플로팅 게이트 전극의 측벽부에 형성된 후막부(71)와 반도체 기판 상에 형성된 박막부(72)로 이루어지는 선택 게이트(10)를 제2절연막상에 갖는 제어 게이트 전극(9)을 형성하는 공정과, 플로팅 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 소스 영역(3) 또는 드레인 영역을 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 드레인 영역(4) 또는 소스 영역을 형성할 때에 선택 게이트의 박막부를 불순물 이온이 관통하도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿 게이트형 트랜지스터의 제조 방법.
  16. 반도체 기판(10) 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극상에 선택 게이트(10)를 갖는 제어 게이트 전극(9)을 형성하는 공정과, 선택 게이트의 단차의 코너부에 측벽 스페이서(81,82)를 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 드레인 영역(4)또는 소스 영역을 형성할 때에 측벽 스페이서 및 선택 게이트의 후막부(71)를 불순물 이온이 관통하지 않도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿게이트형 트랜지스터의 제조방법.
  17. 반도체 기판(1) 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극의 측벽부에 형성된 후막부(71)와 반도체 기판상에 형성된 박막부(72)로 이루어지는 선택 게이트 (10)를 갖는 제어 게이트 전극(9)을 형성하는 공정과, 선택 게이트의 후막부의 측벽부에 측벽 스페이서(81,82)를 형성하는 공정과, 플로팅 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 소스 영역(3) 또는 드레인 영역을 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 드레인 영역(4) 또는 소스 영역을 형성할 때에 측벽 스페이서 및 선택 게이트의 후막부를 불순물 이온이 관통하지 않도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿 게이트형 트랜지스터의 제조방법.
  18. 반도체 기판(1) 상에 제1절연막(6)을 형성하는 공정과, 제1절연막 상에 플로팅 게이트 전극(8)을 형성하는 공정과, 플로팅 게이트 전극상에 제2절연막(7)을 형성하는 공정과, 플로팅 게이트 전극의 측벽부에 형성된 후막부(71)와 반도체 기판 상에 형성된 박막부(72)로 이루어지는 선택 게이트(10)를 제2절연막 상에 갖는 제어 게이트 전극(9)을 형성하는 공정과, 선택 게이트의 후막부의 측벽부에 측벽 스페이스(81,82)를 형성하는 공정과, 플로팅 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 소스 영역(3) 또는 드레인 영역을 형성하는 공정과, 제어 게이트 전극을 이온 주입용 마스크로서 반도체 기판에 불순물 이온을 주입하여 드레인 영역(4) 또는 소스 영역을 형성할 때에 측벽 스페이서 및 선택 게이트의 후막부를 불순물 이온이 관통하지 않도록 이온 주입 조건을 설정하는 공정을 구비한 스플릿 게이트형 트랜지스터의 제조방법.
  19. 제8항 내지 제11항 중 어느 1항에 기재한 스플릿 게이트형 트랜지스터를 메모리셀로서 이용하는 불휘발성 반도체 메모리.
  20. 제13항 내지 제18항 중 어느 1항에 기재한 스플릿 게이트형 트랜지스터의 제조방법에 의해서 제조된 스플릿 게이트형 트랜지스터를 메모리셀로서 이용하는 불휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004127A 1995-02-23 1996-02-22 스플릿게이트형트랜지스터,스플릿게이트형트랜지스터의제조방법,및불휘발성반도체메모리 KR100430743B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3565695 1995-02-23
JP95-035656 1995-02-23
JP96-008581 1996-01-22
JP08008581A JP3133667B2 (ja) 1995-02-23 1996-01-22 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
KR960032761A true KR960032761A (ko) 1996-09-17
KR100430743B1 KR100430743B1 (ko) 2004-11-26

Family

ID=26343122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004127A KR100430743B1 (ko) 1995-02-23 1996-02-22 스플릿게이트형트랜지스터,스플릿게이트형트랜지스터의제조방법,및불휘발성반도체메모리

Country Status (3)

Country Link
US (2) US5796139A (ko)
JP (1) JP3133667B2 (ko)
KR (1) KR100430743B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697295B1 (ko) * 2006-01-06 2007-03-20 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 그 제조 방법
KR100821495B1 (ko) * 2000-09-20 2008-04-11 실리콘 스토리지 테크놀로지 인크 제어 게이트 스페이서들을 가진 플로팅 게이트 메모리셀들의 반도체 메모리 어레이를 형성하는 자기 정렬 방법,및 이 방법에 의해 제조된 메모리 어레이

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853027B2 (en) * 1991-10-30 2005-02-08 Rohm Company, Ltd. Semiconductor nonvolatile memory with low programming voltage
US5910912A (en) * 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
US6026017A (en) * 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
KR100232200B1 (ko) * 1997-05-26 1999-12-01 김영환 비휘발성 메모리 소자 및 제조 방법
JP2980171B2 (ja) * 1997-06-04 1999-11-22 日本電気株式会社 スプリットゲート型フラッシュメモリセルの製造方法
JPH118367A (ja) 1997-06-13 1999-01-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US5969383A (en) * 1997-06-16 1999-10-19 Motorola, Inc. Split-gate memory device and method for accessing the same
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP4499754B2 (ja) * 1997-09-20 2010-07-07 株式会社半導体エネルギー研究所 半導体装置
US6385689B1 (en) * 1998-02-06 2002-05-07 Analog Devices, Inc. Memory and a data processor including a memory
US6701395B1 (en) 1998-02-06 2004-03-02 Analog Devices, Inc. Analog-to-digital converter that preseeds memory with channel identifier data and makes conversions at fixed rate with direct memory access
US6289300B1 (en) 1998-02-06 2001-09-11 Analog Devices, Inc. Integrated circuit with embedded emulator and emulation system for use with such an integrated circuit
EP0935195A2 (en) 1998-02-06 1999-08-11 Analog Devices, Inc. "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit
US6118157A (en) * 1998-03-18 2000-09-12 National Semiconductor Corporation High voltage split gate CMOS transistors built in standard 2-poly core CMOS
JPH11289061A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体装置の製造方法
US6369420B1 (en) * 1998-07-02 2002-04-09 Silicon Storage Technology, Inc. Method of self-aligning a floating gate to a control gate and to an isolation in an electrically erasable and programmable memory cell, and a cell made thereby
KR100538066B1 (ko) * 1998-10-27 2006-03-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
JP3425887B2 (ja) * 1999-03-23 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその製造方法
US6133098A (en) * 1999-05-17 2000-10-17 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6174772B1 (en) * 1999-07-06 2001-01-16 Taiwan Semiconductor Manufacturing Company Optimal process flow of fabricating nitride spacer without inter-poly oxide damage in split gate flash
EP1096502B1 (en) * 1999-10-13 2005-06-29 Rohm Co., Ltd. Nonvolatile memory and its driving method
US6204126B1 (en) * 2000-02-18 2001-03-20 Taiwan Semiconductor Manufacturing Company Method to fabricate a new structure with multi-self-aligned for split-gate flash
US6542412B2 (en) * 2000-09-06 2003-04-01 Halo Lsi, Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US6627946B2 (en) 2000-09-20 2003-09-30 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gates protruding portions
JP3594550B2 (ja) 2000-11-27 2004-12-02 シャープ株式会社 半導体装置の製造方法
US6482700B2 (en) * 2000-11-29 2002-11-19 Taiwan Semiconductor Manufacturing Co., Ltd Split gate field effect transistor (FET) device with enhanced electrode registration and method for fabrication thereof
US6563167B2 (en) * 2001-01-05 2003-05-13 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges
KR100368594B1 (ko) * 2001-02-23 2003-01-24 삼성전자 주식회사 스플릿 게이트형 플래쉬 메모리소자
US6627942B2 (en) 2001-03-29 2003-09-30 Silicon Storage Technology, Inc Self-aligned floating gate poly for a flash E2PROM cell
US6967372B2 (en) 2001-04-10 2005-11-22 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers
US6740557B1 (en) 2001-07-02 2004-05-25 Taiwan Semiconductor Manufacturing Company Spacer like floating gate formation
US6743674B2 (en) * 2001-09-18 2004-06-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby
US6952033B2 (en) 2002-03-20 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried bit-line and raised source line
US6917069B2 (en) 2001-10-17 2005-07-12 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor
US6566706B1 (en) 2001-10-31 2003-05-20 Silicon Storage Technology, Inc. Semiconductor array of floating gate memory cells and strap regions
US6541324B1 (en) 2001-11-02 2003-04-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region
KR100425582B1 (ko) * 2001-11-22 2004-04-06 한국전자통신연구원 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US20030102504A1 (en) * 2001-12-05 2003-06-05 Geeng-Chuan Chern Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric
US6756633B2 (en) * 2001-12-27 2004-06-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
DE10201303A1 (de) * 2002-01-15 2003-07-31 Infineon Technologies Ag Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
US6861698B2 (en) * 2002-01-24 2005-03-01 Silicon Storage Technology, Inc. Array of floating gate memory cells having strap regions and a peripheral logic device region
US6627927B2 (en) * 2002-01-30 2003-09-30 Ching-Yuan Wu Dual-bit flash memory cells for forming high-density memory arrays
US6878591B2 (en) * 2002-02-07 2005-04-12 Silicon Storage Technology, Inc. Self aligned method of forming non-volatile memory cells with flat word line
US6605840B1 (en) 2002-02-07 2003-08-12 Ching-Yuan Wu Scalable multi-bit flash memory cell and its memory array
US6570213B1 (en) 2002-02-08 2003-05-27 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless NOR-type memory array
US7411246B2 (en) * 2002-04-01 2008-08-12 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby
US6462375B1 (en) 2002-04-01 2002-10-08 Silicon Based Technology Corp. Scalable dual-bit flash memory cell and its contactless flash memory array
US6891220B2 (en) * 2002-04-05 2005-05-10 Silicon Storage Technology, Inc. Method of programming electrons onto a floating gate of a non-volatile memory cell
US6952034B2 (en) * 2002-04-05 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried source line and floating gate
US6528843B1 (en) 2002-05-03 2003-03-04 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having a single-side tip-shaped floating-gate structure and its contactless flash memory arrays
US6525369B1 (en) 2002-05-13 2003-02-25 Ching-Yuan Wu Self-aligned split-gate flash memory cell and its contactless flash memory arrays
US6706592B2 (en) * 2002-05-14 2004-03-16 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor array of non-volatile memory cells
US6531734B1 (en) 2002-05-24 2003-03-11 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having an integrated source-side erase structure and its contactless flash memory arrays
US7780710B2 (en) * 2004-01-23 2010-08-24 Depuy Products, Inc. System for stabilization of fractures of convex articular bone surfaces including subchondral support structure
US6828618B2 (en) * 2002-10-30 2004-12-07 Freescale Semiconductor, Inc. Split-gate thin-film storage NVM cell
JP2004186452A (ja) * 2002-12-04 2004-07-02 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US6911701B2 (en) * 2003-01-29 2005-06-28 Mitsubishi Denki Kabushiki Kaisha Metal oxide semiconductor transistor
US6873006B2 (en) * 2003-03-21 2005-03-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region
US6958273B2 (en) * 2003-03-21 2005-10-25 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby
KR100545167B1 (ko) * 2003-08-12 2006-01-24 동부아남반도체 주식회사 플래쉬 메모리 및 그 제조 방법
US6906379B2 (en) * 2003-08-28 2005-06-14 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried floating gate
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7098106B2 (en) * 2004-07-01 2006-08-29 Atmel Corporation Method of making mirror image memory cell transistor pairs featuring poly floating spacers
US7968932B2 (en) 2005-12-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7641226B2 (en) * 2006-11-01 2010-01-05 Autoliv Development Ab Side airbag module with an internal guide fin
US8138524B2 (en) 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US7557008B2 (en) * 2007-01-23 2009-07-07 Freescale Semiconductor, Inc. Method of making a non-volatile memory device
US8148768B2 (en) * 2008-11-26 2012-04-03 Silicon Storage Technology, Inc. Non-volatile memory cell with self aligned floating and erase gates, and method of making same
CN103296080B (zh) * 2012-02-22 2015-09-09 旺宏电子股份有限公司 半导体结构及其形成方法
US10847225B2 (en) * 2018-06-20 2020-11-24 Microchip Technology Incorporated Split-gate flash memory cell with improved read performance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063961A (ja) * 1983-08-30 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
JPH01307247A (ja) * 1988-06-03 1989-12-12 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0744275B2 (ja) * 1988-10-06 1995-05-15 日本電気株式会社 高耐圧ｍｏｓ型半導体装置の製造方法
JPH02101532A (ja) * 1988-10-11 1990-04-13 Nec Corp システムパラメータの変更方式
JPH02235358A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 多層配線の接続方法
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5063172A (en) * 1990-06-28 1991-11-05 National Semiconductor Corporation Manufacture of a split-gate EPROM cell using polysilicon spacers
US5108939A (en) * 1990-10-16 1992-04-28 National Semiconductor Corp. Method of making a non-volatile memory cell utilizing polycrystalline silicon spacer tunnel region
JP3854629B2 (ja) * 1991-04-09 2006-12-06 シリコン・ストーリッジ・テクノロジー・インク メモリーアレイ装置、メモリーセル装置及びそのプログラミング方法
TW226485B (ko) * 1991-06-07 1994-07-11 Sharp Kk
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
JPH05226334A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JP3172321B2 (ja) * 1993-04-26 2001-06-04 三洋電機株式会社 半導体記憶装置の製造方法
TW224543B (en) * 1994-02-22 1994-06-01 United Microelectronics Corp Flash memory
US5422504A (en) * 1994-05-02 1995-06-06 Motorola Inc. EEPROM memory device having a sidewall spacer floating gate electrode and process
US5585293A (en) * 1994-06-03 1996-12-17 Motorola Inc. Fabrication process for a 1-transistor EEPROM memory device capable of low-voltage operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821495B1 (ko) * 2000-09-20 2008-04-11 실리콘 스토리지 테크놀로지 인크 제어 게이트 스페이서들을 가진 플로팅 게이트 메모리셀들의 반도체 메모리 어레이를 형성하는 자기 정렬 방법,및 이 방법에 의해 제조된 메모리 어레이
KR100697295B1 (ko) * 2006-01-06 2007-03-20 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP3133667B2 (ja) 2001-02-13
US5989960A (en) 1999-11-23
JPH08293566A (ja) 1996-11-05
KR100430743B1 (ko) 2004-11-26
US5796139A (en) 1998-08-18

Similar Documents

Publication Publication Date Title
KR960032761A (ko) 반도체 장치, 반도체 장치의 제조 방법, 스플릿 게이트형 트랜지스터, 스플릿 게이트형 트랜지스터의 제조방법, 및 불휘발성 반도체 메모리
US5381028A (en) Nonvolatile semiconductor memory with raised source and drain
US5872036A (en) Method of manufacturing a split-gate flash memory cell
US5159431A (en) Nonvolatile semiconductor device with a trench isolator
KR970705837A (ko) 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory)
KR960012533A (ko) 자기정렬 매몰 채널/접합 적층 게이트 플래시 메모리셀
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
KR970077229A (ko) 반도체 장치의 제조 방법
KR910015065A (ko) 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법
JP2924833B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US6436800B1 (en) Method for fabricating a non-volatile memory with a shallow junction
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
KR960006045A (ko) 반도체장치의 제조방법
KR100210857B1 (ko) 비휘발성 메모리소자 및 그 제조방법
KR0172271B1 (ko) 플래쉬 이이피롬 셀의 제조방법
KR970018736A (ko) 플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법
KR19990018041A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100299595B1 (ko) 분할게이트플레쉬메모리셀구조
KR0147649B1 (ko) 불휘발성 반도체 메모리 장치 제조방법
KR970018620A (ko) 플래쉬 이이피롬(flash EEPROM)셸 제조방법
KR101051806B1 (ko) 비휘발성 메모리 소자의 셀 제조 방법
KR960006051A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR100632641B1 (ko) 플래시 메모리 셀 제조 방법
KR100383764B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee