KR960012533A - 자기정렬 매몰 채널/접합 적층 게이트 플래시 메모리셀 - Google Patents

자기정렬 매몰 채널/접합 적층 게이트 플래시 메모리셀 Download PDF

Info

Publication number
KR960012533A
KR960012533A KR1019950027552A KR19950027552A KR960012533A KR 960012533 A KR960012533 A KR 960012533A KR 1019950027552 A KR1019950027552 A KR 1019950027552A KR 19950027552 A KR19950027552 A KR 19950027552A KR 960012533 A KR960012533 A KR 960012533A
Authority
KR
South Korea
Prior art keywords
memory cell
cell structure
single transistor
transistor memory
drain region
Prior art date
Application number
KR1019950027552A
Other languages
English (en)
Other versions
KR100397048B1 (ko
Inventor
휴 제임스
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR960012533A publication Critical patent/KR960012533A/ko
Application granted granted Critical
Publication of KR100397048B1 publication Critical patent/KR100397048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

효과적으로 채널길이 치수가 적층게이트 구조와 임계치수와는 무관하도록 하기 위하여 개량된 단일 트랜지스터 플래시 EEPROM 셀구조와 이러한 셀구조를 제조하는 제조방법이 제공된다. 셀구조(210)는 터널산화막(226)과 적층게이트 구조(234)의 형성이전에 기판(212)에서 임플란트되는 n-매몰 채널/접합영역(216)을 포함한다. 적층게이트 구조를 형성하고 나서, p-타입 드레인영역(222)은 기판에서 큰 편향각을 가지고 임플란트된다. 따라서, n+드레인과 n+소오스영역(118,224)이 기판에 임플란트되어 적층게이트 구조로 자기정렬된다. 본 발명의 셀구조는 작은 크기로 비례축소가 용이하고 고집적 응용분야에서 사용할수 있다.

Description

자기정렬 매몰 채널/접합 적층 게이트 플래시 메모리셀
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본발명에 따라서 구성된, 단일 트랜지스터 EEPROM 셀을 도시한 단면도.

Claims (18)

  1. 단일 트랜지스터 메모리 셀구조로서, 기판(212), 상기 기판에 배치된 n-매몰 채널/접합영역(216), 상기 기판과 소오스측부를 한정하는 상기 n-매몰채널/접합영역의 제1측부상에 배치된 n+─타입 드레인 영역(218), 상기 기판과 드레인측부를 한정하는 상기 n- 매몰 채널/접합영역의 제2측부상에 배치된 드레인구조(220), 상기 기판상에 배치된 터널 산화막(226) 및, 상기 터널 산화막에 배치된 적층게이트 구조(234)로 이루어지며, 상기 드레인구조는 제1p-타입 드레인영역(222)과 상기 제1p-타입 드레인영역에 배치된 제2n+-타입 드레인영역(224)을 포함하는 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  2. 제1항에 있어서, 상기 적층게이트 구조(134)는 상기 n+-타입 소오스영역(218)의 일부분(219), 상기 제1p-타입 드레인영역(222) 및, 상기 제2n+드레인영역(224)의 일부분(225)을 덮어씌우는 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  3. 제2항에 있어서, 상기 n-매몰 채널/접합영역(216)은 두께가 1000내지 2000Å인것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  4. 제3항에 있어서, 상기 n-매몰 채널/접합영역(216)은 1×1013내지 3×1014이온/㎠의 범위내에 밀도를 가진 인이온을 임폴란트함으로써 형성되는 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  5. 제1항에 있어서, 상기 p-타입 드레인영역(222)은 5×1013내지 8×1014이온/㎠의 밀도를 가진 붕소이온을 임플란트함으로써 형성되는 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  6. 제1항에 있어서, 상기 터널 산화막(226)은 두께가 대략 100Å 미만인 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  7. 제1항에 있어서, 상기 적층게이트 구조(234)는 부동게이트(228), 상기 부동게이트상에 배치된 인터-게이트 유전체(230) 및, 상기 인터-게이트 유전체상에 배치된 제어게이트(232)를 포함하는 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  8. 제1항에 있어서, 상기 p-타입 드레인영역(222)은 상기 드레인측부에서 큰 평향각을 가지고 임플란트함으로써 형성되는 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  9. 제1항에 있어서, 상기 메모리셀의 상기 채널길이는 상기 드레인 측부상의 상기 p-타입 드레인영역(222)에 의해 세트되고, 상기 적층게이트 구조의 임계치수와는 무관하며, 이로써, 작은 크기로 비례축소를 할 수 있으며, 고집적 응용분야에 적합한 것을 특징으로 하는 단일 트랜지스터 메모리 셀구조.
  10. 실리콘 반도체기판상에 자기정렬의 단일 트랜지스터 메모리 셀구조를 형성하는 형성방법으로서, 상기 방법은 상기 기판에 n-매몰 채널/접합영역(216)을 임플란트하는 임플란트단계, 상기 기판의 표면위에 터널 산화막구조(226)를 형성하는 형성단계, 상기 터널 산화막상에 적층게이트 구조(234)를 형성하는 형성단계, 소오스측부를 한정하는 상기 n-매몰 채널/접합영역의 제1측부를 마스킹하는 마스킹단계, 드레인측부를 한정하는 상기 n-매몰 채널/접합영역의 제2측부상에 p-타입 드레인영역(222)을 임플란트하는 임플란트단계 및, 상기 각각의 소오스 및 드레인측부상에 상기 기판에서 n+소오스 및 n+드레인영역(218,224)을 임플란트하는 임플란트단계로 구성되는 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  11. 제10항에 있어서, 상기 적층게이트 구조(2134)는 상기 n+-타입 소오스영역(218)의 일부분(219), 상기제1p-타입 드레인영역(222) 및, 상기 제2n+드레인영역(224)의 일부분(225)을 덮어씌우는 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  12. 제11항에 있어서, 상기 n-매몰 채널/접합영역(216)은 두께가 1000내지 2000Å인 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  13. 제12항에 있어서, 상기 n-매몰 채널/접합영역(216)은 1×1013내지 3×1014이온/㎠의 범위내에 밀도를 가진 인이온을 임폴란트함으로써 형성되는 것을 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  14. 제10항에 있어서, 상기 p-타입 드레인영역(222)은 5×1013내지 8×1014이온/㎠의 밀도를 가진 붕소이온을 임플란트함으로써 형성되는 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  15. 제10항에 있어서, 상기 터널 산화막(226)은 두께가 대략 100Å 미만인 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  16. 제10항에 있어서, 상기 적층게이트 구조(234)는 부동게이트(228), 상기 부동게이트상에 배치된 인터-게이트 유전체(230) 및, 상기 인터-게이트 유전체상에 배치된 제어게이트(232)를 포함하는 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  17. 제10항에 있어서, 상기 p-타입 드레인영역(222)은 상기 드레인측부에서 큰 편향각을 가지고 임플란트 함으로써 형성되는 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
  18. 제10항에 있어서, 상기 메모리셀의 상기 채널길이는 상기 드레인 측부상의 상기 p-타입 드레인영역(222)에 의해 세트되고, 상기 적층게이트 구조의 임계치수와는 무관하며, 이로써, 작은 크기로 비례축소를 할수 있으며, 고집적 응용분야에 적합한 것을 특징으로 하는 자기정렬 단일 트랜지스터 메모리 셀구조 형성방법.
    참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950027552A 1994-09-01 1995-08-30 자기정렬매몰채널/접합적층게이트플래시메모리셀 KR100397048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/299,876 US5574685A (en) 1994-09-01 1994-09-01 Self-aligned buried channel/junction stacked gate flash memory cell
US08/299,876 1994-09-01

Publications (2)

Publication Number Publication Date
KR960012533A true KR960012533A (ko) 1996-04-20
KR100397048B1 KR100397048B1 (ko) 2004-05-10

Family

ID=23156686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027552A KR100397048B1 (ko) 1994-09-01 1995-08-30 자기정렬매몰채널/접합적층게이트플래시메모리셀

Country Status (5)

Country Link
US (1) US5574685A (ko)
EP (1) EP0700098A1 (ko)
JP (1) JPH0878552A (ko)
KR (1) KR100397048B1 (ko)
TW (1) TW262594B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241069B1 (en) 1990-02-05 2001-06-05 Cummins-Allison Corp. Intelligent currency handling system
JP2757814B2 (ja) * 1995-03-30 1998-05-25 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JP3878681B2 (ja) 1995-06-15 2007-02-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2956549B2 (ja) * 1995-09-14 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法とデータ消去方法
US5909502A (en) * 1996-09-17 1999-06-01 Cummins-Allison Corp. Software loading system for a currency scanner
EP0981806A4 (en) 1997-05-07 2001-01-03 Cummins Allison Corp INTELLIGENT MONEY PROCESSING SYSTEM
US6039645A (en) 1997-06-24 2000-03-21 Cummins-Allison Corp. Software loading system for a coin sorter
US5940623A (en) 1997-08-01 1999-08-17 Cummins-Allison Corp. Software loading system for a coin wrapper
US5822243A (en) * 1997-09-09 1998-10-13 Macronix International Co., Ltd. Dual mode memory with embedded ROM
US6046085A (en) * 1997-12-08 2000-04-04 Advanced Micro Devices, Inc. Elimination of poly stringers with straight poly profile
US6001688A (en) * 1997-12-08 1999-12-14 Advanced Micro Devices, Inc. Method of eliminating poly stringer in a memory device
US6023085A (en) 1997-12-18 2000-02-08 Advanced Micro Devices, Inc. Core cell structure and corresponding process for NAND-type high performance flash memory device
US5972749A (en) * 1998-01-05 1999-10-26 Advanced Micro Devices, Inc. Method for preventing P1 punchthrough
US6493461B1 (en) 1998-03-17 2002-12-10 Cummins-Allison Corp. Customizable international note counter
US5970353A (en) * 1998-03-30 1999-10-19 Advanced Micro Devices, Inc. Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
US6159795A (en) * 1998-07-02 2000-12-12 Advanced Micro Devices, Inc. Low voltage junction and high voltage junction optimization for flash memory
US6190968B1 (en) 1998-11-04 2001-02-20 National Semiconductor Corporation Method for forming EPROM and flash memory cells with source-side injection
US5982669A (en) * 1998-11-04 1999-11-09 National Semiconductor Corporation EPROM and flash memory cells with source-side injection
US6281089B1 (en) * 1999-09-14 2001-08-28 Worldwide Semiconductor Manufacturing Corp. Method for fabricating an embedded flash memory cell
US6272047B1 (en) 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
DE10224956A1 (de) * 2002-06-05 2004-01-08 Infineon Technologies Ag Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung
US7244651B2 (en) 2003-05-21 2007-07-17 Texas Instruments Incorporated Fabrication of an OTP-EPROM having reduced leakage current
US8288813B2 (en) * 2004-08-13 2012-10-16 Infineon Technologies Ag Integrated memory device having columns having multiple bit lines
US20080157170A1 (en) * 2006-12-29 2008-07-03 Atmel Corporation Eeprom cell with adjustable barrier in the tunnel window region
US8860124B2 (en) * 2009-01-15 2014-10-14 Macronix International Co., Ltd. Depletion-mode charge-trapping flash device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
JPH02126498A (ja) * 1988-07-08 1990-05-15 Hitachi Ltd 不揮発性半導体記憶装置
US4958321A (en) * 1988-09-22 1990-09-18 Advanced Micro Devices, Inc. One transistor flash EPROM cell
JP2814263B2 (ja) * 1989-05-30 1998-10-22 セイコーインスツルメンツ株式会社 半導体不揮発性メモリ
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
JP2817393B2 (ja) * 1990-11-14 1998-10-30 日本電気株式会社 半導体記憶装置の製造方法
US5461249A (en) * 1991-10-31 1995-10-24 Rohm Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method therefor
JPH05167078A (ja) * 1991-12-13 1993-07-02 Nippon Steel Corp 半導体装置およびその製造方法
JP3124101B2 (ja) * 1992-01-30 2001-01-15 ローム株式会社 不揮発性半導体記憶装置およびその製造方法
US5346842A (en) * 1992-02-04 1994-09-13 National Semiconductor Corporation Method of making alternate metal/source virtual ground flash EPROM cell array
US5396459A (en) * 1992-02-24 1995-03-07 Sony Corporation Single transistor flash electrically programmable memory cell in which a negative voltage is applied to the nonselected word line
US5345104A (en) * 1992-05-15 1994-09-06 Micron Technology, Inc. Flash memory cell having antimony drain for reduced drain voltage during programming
US5379253A (en) * 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5378909A (en) * 1993-10-18 1995-01-03 Hughes Aircraft Company Flash EEPROM cell having gap between floating gate and drain for high hot electron injection efficiency for programming
KR970011161B1 (ko) * 1993-10-20 1997-07-07 엘지반도체 주식회사 불휘발성 반도체 메모리장치 및 그 제조방법
DE4340592C2 (de) * 1993-11-29 2002-04-18 Gold Star Electronics Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher
US5468981A (en) * 1994-09-01 1995-11-21 Advanced Micro Devices, Inc. Self-aligned buried channel/junction stacked gate flash memory cell

Also Published As

Publication number Publication date
TW262594B (en) 1995-11-11
KR100397048B1 (ko) 2004-05-10
EP0700098A1 (en) 1996-03-06
US5574685A (en) 1996-11-12
JPH0878552A (ja) 1996-03-22

Similar Documents

Publication Publication Date Title
KR960012533A (ko) 자기정렬 매몰 채널/접합 적층 게이트 플래시 메모리셀
US5445981A (en) Method of making shallow trench source EPROM cell
US5231299A (en) Structure and fabrication method for EEPROM memory cell with selective channel implants
KR960032761A (ko) 반도체 장치, 반도체 장치의 제조 방법, 스플릿 게이트형 트랜지스터, 스플릿 게이트형 트랜지스터의 제조방법, 및 불휘발성 반도체 메모리
WO2001097292A1 (en) Vertical channel floating gate transistor having silicon germanium channel layer
CN103247626A (zh) 一种半浮栅器件及其制造方法
US6963102B2 (en) Non-volatile semiconductor memory having a decreased gate length
KR960006046A (ko) 플레쉬 이.이.피.롬의 제조방법
KR960012532A (ko) 자기정렬 매몰 채널/접합 적층 게이트 플래시 메모리셀
KR970024313A (ko) 불휘발성 반도체기억장치 및 그 제조방법(nonvolatile semiconductor memory device and method of manufacturing the same)
JP2819975B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US6329247B1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
Hayashi et al. A self-aligned split-gate flash EEPROM cell with 3-D pillar structure
JP2002305260A (ja) 不揮発性メモリ素子及びその製造方法
EP0936672A3 (en) Semiconductor device and method of manufacturing the same
KR100585097B1 (ko) 이이피롬 소자 및 그 제조방법
US5278787A (en) Semiconductor device and method of manufacturing the same
US6638822B2 (en) Method for forming the self-aligned buried N+ type to diffusion process in ETOX flash cell
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
CN114335182A (zh) 嵌入式闪存、半导体器件结构及其制备方法
CN112002694A (zh) Sonos存储器及其制造方法
KR100303916B1 (ko) 플레쉬 메모리 셀의 제조방법
KR100335777B1 (ko) 플래쉬이이피롬셀제조방법
KR970018625A (ko) 이이피롬 반도체 장치 및 그 제조방법
KR980006392A (ko) 반도체 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130809

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 12