DE4340592C2 - Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher - Google Patents

Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher

Info

Publication number
DE4340592C2
DE4340592C2 DE4340592A DE4340592A DE4340592C2 DE 4340592 C2 DE4340592 C2 DE 4340592C2 DE 4340592 A DE4340592 A DE 4340592A DE 4340592 A DE4340592 A DE 4340592A DE 4340592 C2 DE4340592 C2 DE 4340592C2
Authority
DE
Germany
Prior art keywords
region
active region
semiconductor memory
conductivity type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4340592A
Other languages
English (en)
Other versions
DE4340592A1 (de
Inventor
Jung Suk Goo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Priority to DE4340592A priority Critical patent/DE4340592C2/de
Priority to US08/340,796 priority patent/US5477072A/en
Publication of DE4340592A1 publication Critical patent/DE4340592A1/de
Application granted granted Critical
Publication of DE4340592C2 publication Critical patent/DE4340592C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers sowie einen nach diesem Verfahren hergestellten Halbleiterspeicher, spezieller ein Verfahren zum Herstellen von Halbleiterspeichern, die elektrisch löschbare und programmierbare ROM (EEPROM)-Zellen mit verbesserten Eigenschaften hinsichtlich des Programmier- und des Löschbetriebs aufweisen, die für VLSI-Herstellung geeignet sind.
Eine EEPROM-Zelle mit Feldeffekttransistorstruktur wird unter Verwendung eines potentialungebundenen Gates betrieben, das über einer Isolierschicht über dem Kanalbereich liegt, der zwischen einem Source- und einem Drainbereich im Substrat ausgebildet ist, sowie mit Hilfe eines Steuergates, das getrennt über eine weitere Isolierschicht über dem potentialungebundenen Gate liegt.
Ein derartiger EEPROM wurde in begrenzten Anwendungsberei­ chen verwendet, jedoch kommen immer mehr Anwendungen hinzu, da das Interesse an sehr schnellen programmierbaren Spei­ chern wächst.
Nachfolgend werden herkömmliche Strukturen von EEPROM-Zellen kurz unter Bezugnahme auf mehrere Figuren diskutiert, zusam­ men mit Problemen, die diesen Strukturen eigen sind.
Fig. 5 zeigt eine der üblichsten herkömmlichen Strukturen einer EEPROM-Zelle. Wie in dieser Figur dargestellt, ist die EEPROM-Zelle so aufgebaut, daß sie ein potentialungebundenes Gate 4 zwischen einem Substrat 1 und einem Steuergate 6 auf­ weist. Die Zelle wird dann programmiert, wenn die Schwellen­ spannung der Zelle so weit erhöht wird, daß heiße Elektronen in das potentialungebundene Gate injiziert werden. Anderer­ seits wird Information gelöscht, wenn die Schwellenspannung der Zelle in ihren Ursprungszustand zurückkehrt, wenn die Elektronen aus dem potentialungebundenen Gate entfernt wer­ den. Ein sogenanntes "heißes Elektron" ist ein freies Elek­ tron, das von einer Metallplatte emittiert wird, wenn diese erhitzt wird. Heiße Elektronen werden in einer Vakuumröhre verwendet. Indessen werden auch solche Ladungsträger als heiße Ladungsträger bezeichnet, die mehr als nur die thermi­ sche Energie aufweisen, und zwar dadurch, daß sie in eine Verarmungsschicht injiziert und dort durch ein hohes Feld beschleunigt werden, wodurch manche von ihnen genug Energie erreichen, um Stoßionisation zu bewirken.
In der EEPROM-Zelle mit der Struktur von Fig. 5 wird eine hohe Spannung an einen Drain 2b angelegt, um heiße Elektro­ nen durch einen Lawineneffekt zu erzeugen. Diese heißen La­ winenelektronen werden in das potentialungebundene Gate 4 injiziert, wodurch die Zelle programmiert wird. Andererseits wird zum Löschen der Information eine hohe Spannung an eine Source 2a gelegt, um die injizierten Elektronen aus dem po­ tentialungebundenen Gate durch einen dünnen Tunnel-Oxidfilm hindurch zu emittieren.
In Fig. 6 ist eine andere Struktur einer herkömmlichen EEPROM-Zelle dargestellt. Die EEPROM-Zelle von Fig. 6 ist so aufgebaut, daß sie keinen Tunnel-Oxidfilm aufweist, wie die Struktur in Fig. 6. Das Programmieren und Löschen erfolgt auf ähnliche Weise wie bei der Zellenstruktur von Fig. 5. Diese Struktur einer EEPROM-Zelle wird für einen sehr schnell programmierbaren Speicher verwendet.
Bei der vorstehend genannten herkömmlichen Zellenstruktur muß im Drainbereich 2a ein hohes elektrisches Feld erzeugt werden, um die Programmiereigenschaften zu verbessern, wäh­ rend es für bessere Löscheigenschaften erforderlich ist, die Durchschlagfestigkeit am Übergang zu verbessern, um keinen Durchschlag am Übergang hervorzurufen, wenn eine hohe Span­ nung an den Sourcebereich 2b angelegt wird.
Um diese Eigenschaften zu verbessern, wurde im US-Patent Nr. 4,972,371 eine Struktur für eine EEPROM-Zelle vorgeschlagen, die im Querschnitt in Fig. 7 schematisch dargestellt ist. Wie dort gezeigt, ist ein p+-Bereich 7 ausgebildet, in den neben einem Drainbereich 2b Fremdstoffe mit hoher Dotierung eingebracht sind, um das elektrische Feld zu erhöhen, wohin­ gegen ein n--Bereich, in den Fremdstoffe mit geringer Kon­ zentration eindotiert sind, neben einer Source 2a ausgebil­ det ist, um die Durchschlagfestigkeit am Übergang zu verbes­ sern.
Jedoch hat die im vorstehend genannten Patent vorgeschlagene Struktur einer EEPROM-Zelle den Nachteil, daß die Source und der Drain getrennt voneinander und verschieden ausgebildet werden, so daß das Herstellverfahren kompliziert und mühselig wird. Z. B. müssen mindestens doppelt soviele Photolithographiepro­ zesse die bei den Strukturen gemäß den Fig. 5 und 6 ausgeführt wer­ den, um die Struktur der EEPROM-Zelle gemäß Fig. 7 herzustellen.
Aus der JP 5-29587 (A), ist bereits ein weiterer nichtflüchtiger Halbleiterspei­ cher bekannt, dessen Speicherzellen einen n-leitenden Sourcebereich und einen n-leitenden Drainbereich in einem Halbleitersubstrat aufweisen, zwischen denen ein Kanalbereich vorgesehen ist. In dem Kanalbereich sind Phosphorionen implantiert. Der Drainbereich ist von einer p-leiten­ den Schicht umgeben, die sich auf seiner Unterseite bis zur Substratober­ fläche erstreckt, so daß die p-leitende Schicht zwischen dem Drainbereich 30 und dem Kanalbereich 50 liegt, um einen wirksamen Kanal zu bilden.
Auf der Halbleiteroberfläche ist ein Gate vorgesehen, das eine potentialun­ gebundene Elektrode und eine Steuerelektrode aufweist, die in üblicher Weise durch die Isolationsschichten voneinander und vom Substrat ge­ trennt sind.
Ferner ist aus der JP 5-129 619 (A) eine Speicherzelle mit einem Feldeffekt­ transistor für einen nichtflüchtigen Speicher bekannt, der ein Gate mit ei­ ner potentialungebundenen Elektrode und einer Steuerelektrode auf­ weist. Benachbart zu einem n-dotierten Kanalbereich sind n+-dotierte Source- und Drainbereich vorgesehen. Der Sourcebereich ist von einem n- dotierten Bereich umgeben, während der Drainbereich von einem p+-do­ tierten Bereich umgeben ist, der sich bis zur Oberfläche des Substrats er­ streckt und somit zwischen dem Kanalbereich und dem Drainbereieh un­ terhalb des Gates liegt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers anzugeben, durch das ein Tran­ sistor einer Speicherzelle mit verbesserten Programmier- und Löscheigen­ schaften einfach hergestellt und für VLSI-Zwecke verwendet werden kann.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 sowie den Halbleiterspeicher nach Anspruch 6 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den jeweils nachgeordneten Unter­ ansprüchen beschrieben.
Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung nä­ her erläutert. Es zeigen:
Fig. 1 einen schematischen Querschnitt einer EEPROM-Zelle, wie sie bei­ spielsweise in der JP 5-29 587 (A) gezeigt ist;
Fig. 2A bis 2E schematische Querschnitte zur Veranschaulichung eines neuen Verfahrens zur Herstellung der EEPROM-Zelle nach Fig. 1,
Fig. 3 und 4 schematische Querschnitte von EEPROM-Zellen gemäß einem ersten und einem zweiten Ausführungsbeispiel der Erfindung, und
Fig. 5 bis 7 schematische Querschnitte herkömmlicher EEPROM-Zellen.
In den verschiedenen Figuren der Zeichnung sind einander entsprechende Teile mit gleichen Bezugsziffern versehen.
Wie in Fig. 1 dargestellt, ist eine EEPROM-Zelle so aufgebaut, daß sie ein gestapeltes Gate aufweist, bei dem ein potentialungebundenes Gate 15 durch eine Zwischenschicht 16 gegenüber einem Steuergate 17 isoliert ist, und es ist ein Halbleitersubstrat 10 vorhanden, das in einen Elementab­ trennteil und einen aktiven Bereich unterteilt ist, in dem ein erster aktiver n--Bereich 13 zwischen einem n+-Sourcebereich 18a und einem n+-Drainbereich 18b ausgebildet ist, der von einem zweiten akti­ ven Bereich 19 eingeschlossen wird, wobei das stapelförmige Gate über dem ersten aktiven Bereich 13 liegt und durch eine erste Isolierschicht 14 gegenüber dem Sub­ strat 10 isoliert ist.
Bei einer EEPROM-Zelle mit einer solchen Struktur ist der erste aktive n--Bereich 13 auf der Seite der Source 18a ausgebildet, so daß die Durchschlagfestigkeit im Übergangsbereich für den Fall beim Löschbetrieb verbes­ sert ist. Darüber hinaus ist diese EEPROM- Zelle so aufgebaut, daß die Überlappung zwischen den source­ seitigen Übergangsbereichen 13 und 18a sowie dem Gate 17 maximiert ist, was zu einer Geschwindigkeitserhöhung beim Löschvorgang führt. Ferner ist auf der Seite des Drain 18b der p+-Bereich 19 ausgebildet, der die Erzeugung eines hohen elektrischen Feldes in ihm erlaubt, so daß die Programmier­ geschwindigkeit erhöht werden kann.
Anhand von Fig. 2 wird nun schrittweise ein Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers gemäß Fig. 1.
Über einem Halbleitersubstrat 10 von einem ersten Leitungs­ typ (z. B. p+) wird ein Feldoxidfilm 11 so ausgebildet, daß er einen Elementabtrennbereich und einen aktiven Bereich festlegt, und zwar unter Verwendung eines herkömmlichen Pro­ zesses mit örtlicher Siliziumoxidation (LOCOS) als Element­ abtrennprozeß, wie in Fig. 2a gezeigt.
Anschließend wird folgend auf die Ausbildung eines verlore­ nen Oxidfilms 12 auf der Oberfläche des Halbleitersubstrats 10 ein n-Fremdstoff mit zweitem Leitungstyp mit geringer Konzentration implantiert, um den ersten aktiven n--Bereich 13 mit einer ersten Übergangstiefe auszubilden, wie in Fig. 2b dargestellt.
Fig. 2c veranschaulicht den Prozeß zum Herstellen der Struk­ tur des stapelförmigen Gates. Zu diesem Zweck wird der ver­ lorene Oxidfilm 12 entfernt, und dann wird eine erste Iso­ lierschicht 14 auf dem ersten n--Bereich 13 ausgebildet. Über dem ersten Isolierbereich 14 werden eine erste leitende Schicht 15, eine zweite Isolierschicht 16 und eine zweite leitende Schicht 17 in der genannten Reihenfolge ausgebil­ det. An der zweiten leitenden Schicht 17, der zweiten Iso­ lierschicht 16 und der ersten leitenden Schicht 15 wird ein Photolithographieprozeß ausgeführt, um diese mit einem vor­ gegebenen Muster zu mustern. Infolge des Musterungsvorgangs werden das potentialungebundene Gate 15 und das Steuergate 17 ausgebildet. Die erste und die zweite leitende Schicht für das Gate werden vorzugsweise aus Polysilizium herge­ stellt.
Anschließend wird ein n-Fremdstoff mit hoher Konzentration unter Selbstausrichtung unter Verwendung des übereinander­ gestapelten potentialungebundenen Gates 15 und des Steuer­ gates 17 als Maske mit hoher Konzentration durch Ionenim­ plantation eingebracht, um den Source-Bereich 18a und den Drain-Bereich 18b im Substratabschnitt zu beiden Seiten des Gates auszubilden, die beide vom n+-Typ sind und eine zweite Übergangstiefe aufweisen, wie in Fig. 2D dargestellt. Zu diesem Zeitpunkt bleibt der erste aktive Bereich 13 unter dem Gatebereich zurück.
Anschließend wird, wie dies in Fig. 2e dargestellt ist, ein Photoresist (PR) aufgebracht, um einen vorgegebenen Bereich zu maskieren, gefolgt von selektiver Ionenimplantation eines p-Fremdstoffs. Als Fremdstoff vom ersten Leitungstyp wird dieser p-Fremdstoff mit hoher Konzentration dotiert. Infol­ gedessen wird ein zweiter aktiver, aus p+ bestehender Be­ reich gebildet, der den Drain-Bereich 18b umgibt und eine dritte Übergangstiefe aufweist.
Gemäß dem Verfahren wird der zweite aktive Bereich 19 auf solche Weise hergestellt, daß er eine höhere Konzentration als der erste aktive Bereich 13, aber eine kleinere als der Source- und Drainbereich 18a und 18b auf­ weist. Auch ist die dritte Übergangstiefe, d. h. die Übergangstiefe des zwei­ ten aktiven Bereichs größer als die erste und zweite Übergangstiefe.
Wie vorstehend dargelegt, können der Source- und der Drainbereich 18, der sourceseitige n--Bereich 13 und der drainseitige p+-Bereich 19 durch einen einmaligen Photolithographieprozeß hergestellt werden. Demgemäß können EEPROM-Zellen mit einem einfachen Prozeß erzeugt werden.
In Fig. 3 ist eine Struktur einer EEPROM-Zelle gemäß einem Ausführungs­ beispiel der Erfindung schematisch dargestellt, wie in Fig. 3 gezeigt, ist diese Struktur einer EEPROM-Zelle mit einem dritten aktiven, p-Ionen enthaltenden p--Bereich 20 auf solche Weise versehen, daß dieser den zweiten aktiven Bereich 19 umgibt.
Bei der Struktur gemäß dem Ausführungsbeispiel der Erfindung ist der Drainbereich 18b so eingeschlossen, daß er zum Verbessern der Program­ miergeschwindigkeit ein höheres elektrisches Feld erzeugt, was durch den p+-Bereich 19 erfolgt, der mit fremdstoffen in höherer Konzentration aus­ gebildet ist als der p--Bereich 20, von dem er seinerseits eingeschlossen wird, so daß die sich ergebenden aktiven p-Bereiche, die als Kanal verwen­ det werden, so gesteuert werden können, daß sie keine übermäßig hohe Schwellenspannung aufweisen.
Die Struktur der EEPROM-Zelle gemäß dem Ausführungsbeispiel wird er­ findungsgemäß dadurch hergestellt, daß die p-Fremdstoffe bei geeigneter Beschleunigungsenergie und geeigneter Dosis in solcher Weise implan­ tiert werden, daß der p-Ionen enthaltende dritte aktive p--Bereich 20 den zweiten aktiven, ebenfalls p-Ionen enthaltenden p+-Bereich 19 umgibt, der bereits hergestellt wurde, wie dies in Fig. 2e für das Verfahren zum Herstellen der EEPROM-Zelle gezeigt ist.
Unter Bezugnahme auf Fig. 4 erfolgt nun eine Beschreibung für die Struk­ tur einer EEPROM-Zelle gemäß einem zweiten Ausführungsbeispiel der Erfindung.
Bei dieser EEPROM-Zelle ist nicht nur der dritte aktive p--Bereich, der den zweiten aktiven p+-Bereich umgibt, vorhanden, wie anhand von Fig. 3 er­ läutert wurde, sondern es ist auch der erste aktive n--Bereich 13 so ausge­ bildet, daß er tiefer als der Source- und der Drainbereich 18a und 18b ist, daß er also den Sourcebereich 18a umgibt.
Der den Sourcebereich umgebende n--Bereich bei der Struktur nach Fig. 4 spielt eine Rolle beim Abschwächen des Feldes, das durch die hohe, an die Source beim Löschen von Information angelegte Spannung hervorgerufen wird. Dies Abschwächung wird dadurch erzielt, daß ein Teil des erzeugten elektrischen Feldes aufgrund des n--Bereichs in das Substrat hinein indu­ ziert wird.
Bei dieser Struktur wird der Drainbereich 18a vom p+-Bereich 19 umge­ ben, der von Fremdstoffen mit höherer Konzentration gebildet wird, als sie im p--Bereich 20 vorhanden ist, und der p+-Bereich 19 wird seinerseits vom p--Bereich umgeben, so daß die Schwellenspannung für den Kanalbe­ reich auf einen niedrigeren Wert eingestellt werden kann. Die Struktur des zweiten Ausführungsbeispiels weist wie erwähnt einen ersten aktiven n-- Bereich auf, der den zweiten aktiven n+-Bereich umgibt und einen Teil des elektrischen Feldes in das Substrat hinein induziert, das hervorgerufen wird, wenn zum Löschen von Information eine hohe Spannung an die Sour­ ce gelegt wird, so daß das erzeugte elektrische Feld aufgrund dieses n--Be­ reichs abgeschwächt wird. Demgemäß zeigt die Struktur der EEPROM- Zelle gemäß dem zweiten Ausführungsbeispiel der Erfindung verbesserte Eigenschaften sowohl beim Programmieren als auch beim Löschen.
Die Struktur des zweiten Ausführungsbeispiels wird auf ähnliche Weise wie die des ersten Ausführungsbeispiels hergestellt, mit der Ausnahme, daß die zum Implantieren von Ionen-Fremdstoffen erforderlichen Be­ schleunigungsenergien so eingestellt werden, daß der erste aktive Bereich 13 und die Source und Drain-Bereiche 18a und 18b so hergestellt werden, daß der erste aktive Bereich tiefer als die anderen Bereiche ist und da­ durch, daß die Fremdstoffe mit geeigneter Beschleunigungsenergie und geeigneter Dosis so implantiert werden, daß der dritte aktive p--Bereich 20 so ausgebildet wird, daß er den zweiten aktiven p+-Bereich 19 umgibt, der bereits ausgebildet wurde, wie dies in Fig. 2e dargestellt ist.
Wie oben beschrieben, können die EEPROM-Zellen gemäß den Ausfüh­ rungsbeispielen mit demselben Prozeß wie die EEPROM-Zelle gemäß dem ersten Ausführungsbeispiel hergestellt werden, wodurch EEPROM-Zellen mit verbesserten Eigenschaften einfach erhalten werden können. Ferner kann erfindungsgemäß eine EEPROM-Zelle mit verbesserten Betriebsei­ genschaften wie erhöhten Geschwindigkeiten beim Löschen und Program­ mieren erhalten werden. Darüber hinaus kann durch das erfindungsge­ mäße Herstellverfahren eine EEPROM-Zelle mit sehr kleinen Abmessun­ gen so hergestellt werden, daß Integration mit hoher Integrationsdichte möglich ist.

Claims (14)

1. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers mit folgenden Schritten:
  • - Implantieren eines Fremdstoffs vom zweiten Leitungstyp mit niedriger Konzentration in ein Halbleitersubstrat (10) vom ersten Leitungstyp, um in ei­ nem vorgegebenen Abschnitt des Halbleitersubstrats (10) einen ersten aktiven Bereich (13) auszubilden;
  • - Ausbilden einer ersten Isolierschicht (12), einer ersten leitenden Schicht (15), einer zweiten Isolierschicht (16) und einer zweiten leitenden Schicht (17) über dem ersten aktiven Bereich (13) in der genannten Reihenfolge, um eine gestapelte Gatestruktur herzustellen;
  • - Mustern der zweiten leitenden Schicht (17), der zweiten Isolationsschicht (16) und der ersten leitenden Schicht (15), um die gestapelte Gatestruktur mit einem potentialungebundenen Gate (15) und einem Steuergate (17) auszubilden;
  • - Implantieren eines Fremdstoffs vom zweiten Leitungstyp mit hoher Kon­ zentration, um einen Source- und einen Drainbereich (18a, 18b) im Halblei­ tersubstrat (10) zu beiden Seiten der Gatestruktur auszubilden, wobei die Ga­ testruktur als Maske dient;
  • - Implantieren eines Fremdstoffs vom ersten Leitungstyp mit hoher Kon­ zentration nur im Drainbereich (18b), um einen zweiten aktiven Bereich (19) auszubilden, der den Drainbereich (18b) umgibt; und
  • - Ausbilden eines dritten aktiven Bereichs (20) mit einem Fremdstoff vom ersten Leitungstyp mit geringer Konzentration, der den zweiten aktiven Be­ reich (19) umgibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstel­ len des dritten aktiven Bereichs (20) folgende Schritte durchgeführt werden:
  • - Einstellen der Konzentration und der Beschleunigungsenergie für den Fremdstoff vom ersten Leitungstyp unterschiedlich von den Werten, die zum Ausbilden des zweiten aktiven Bereichs (19) verwendet wurden; und
  • - Implantieren des genannten Fremdstoffs beim eingestellten Zustand.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Herstellen der Source- und Drainbereiche (18a, 18b) ein n-Fremdstoff implan­ tiert wird, um unter Selbstausrichtung zur Gatestruktur n+-Source- und Drainbereiche (18a, 18b) auszubilden.
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Source- und Drainbereiche (18a, 18b) tiefer als der erste aktive Be­ reich (13) ausgebildet werden.
5. Verfahren nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeich­ net, daß die Source- und Drainbereiche (18a, 18b) flacher als der erste aktive Bereich (13) ausgebildet werden.
6. Nichtflüchtiger Halbleiterspeicher, hergestellt durch ein Verfahren nach einem der Ansprüche 1 bis 5, mit:
einem Halbleitersubstrat (10) vom ersten Leitungstyp;
einem ersten aktiven Bereich (13) vom zweiten Leitungstyp mit niedriger Fremdstoffkonzentration, der in dem Substrat ausgebildet ist;
einem Source-Bereich (18a) vom zweiten Leitungstyp mit hoher Fremd­ stoffkonzentration, der auf einer Seite des ersten aktiven Bereichs (13) ausge­ bildet ist,
einem Drain-Bereich (18b) vom zweiten Leitungstyp mit hoher Fremd­ stoffkonzentration, der auf der anderen Seite des ersten aktiven Bereichs (13) ausgebildet ist;
einem zweiten aktiven Bereich (19) vom ersten Leitungstyp mit hoher Fremdstoffkonzentration, der so ausgebildet ist, daß er den Drain-Bereich (18b) umgibt;
einem dritten aktiven Bereich (20) vom zweiten Leitungstyp mit niedriger Fremdstoffkonzentration, der so ausgebildet ist, daß er den zweiten aktiven Bereich (19) umgibt;
einem potentialungebundenen Gate (15), das auf einer ersten Isolier­ schicht (14) über dem ersten aktiven Bereich (13) liegt; und
einem Steuergate (17) auf einer zweiten Isolierschicht (16) über dem po­ tentialungebundenen Gate (15).
7. Nichtflüchtiger Halbleiterspeicher nach Anspruch 6, dadurch gekenn­ zeichnet, daß der erste aktive Bereich (13) ein n--Bereich ist.
8. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß der Sourcebereich (18a) und der Drainbereich (18b) n+-Bereiche sind.
9. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß der zweite aktive Bereich (19) ein p+-Bereich ist.
10. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß der Source und der Drainbereich (18a, 18b) tie­ fer als der erste aktive Bereich (13) ist.
11. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß der erste aktive Bereich (13) tiefer als der Sour­ ce- und der Drainbereich (18a, 18b) ist.
12. Nichtflüchtiger Halbleiterspeicher nach Anspruch 11, dadurch gekenn­ zeichnet, daß der erste aktive Bereich (13) den Sourcebereich (18a) umgibt.
13. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß der dritte aktive Bereich (20) ein p--Bereich ist.
14. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche 6 bis 13, dadurch gekennzeichnet, daß die Fremdstoffkonzentration im zweiten aktiven Bereich (19) höher als diejenige im ersten aktiven Bereich (13) und niedriger als die im Source- und Drainbereich (18a, 18b) ist.
DE4340592A 1993-11-17 1993-11-29 Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher Expired - Fee Related DE4340592C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4340592A DE4340592C2 (de) 1993-11-29 1993-11-29 Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher
US08/340,796 US5477072A (en) 1993-11-17 1994-11-16 Nonvolatile semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4340592A DE4340592C2 (de) 1993-11-29 1993-11-29 Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher
US08/340,796 US5477072A (en) 1993-11-17 1994-11-16 Nonvolatile semiconductor memory device

Publications (2)

Publication Number Publication Date
DE4340592A1 DE4340592A1 (de) 1995-06-01
DE4340592C2 true DE4340592C2 (de) 2002-04-18

Family

ID=25931611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4340592A Expired - Fee Related DE4340592C2 (de) 1993-11-17 1993-11-29 Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher

Country Status (2)

Country Link
US (1) US5477072A (de)
DE (1) DE4340592C2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574685A (en) * 1994-09-01 1996-11-12 Advanced Micro Devices, Inc. Self-aligned buried channel/junction stacked gate flash memory cell
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
JP3878681B2 (ja) 1995-06-15 2007-02-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2956549B2 (ja) * 1995-09-14 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法とデータ消去方法
US6236085B1 (en) * 1996-11-11 2001-05-22 Denso Corporation Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate
US6051860A (en) * 1998-01-16 2000-04-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
TW518725B (en) * 2002-01-23 2003-01-21 Macronix Int Co Ltd Virtual ground flash memory
KR100903277B1 (ko) * 2002-10-24 2009-06-17 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US6984862B2 (en) * 2003-10-20 2006-01-10 Hewlett-Packard Development Company, L.P. Storage device with charge trapping structure and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3033333C2 (de) * 1979-09-04 1992-01-30 Texas Instruments Inc., Dallas, Tex., Us
US5153144A (en) * 1988-05-10 1992-10-06 Hitachi, Ltd. Method of making tunnel EEPROM
JPH0529587A (ja) * 1991-07-22 1993-02-05 Sony Corp 不揮発性半導体メモリ装置及びその製造方法
JPH05129619A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4062699A (en) * 1976-02-20 1977-12-13 Western Digital Corporation Method for fabricating diffusion self-aligned short channel MOS device
US4142926A (en) * 1977-02-24 1979-03-06 Intel Corporation Self-aligning double polycrystalline silicon etching process
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels
JPS56116670A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS6271277A (ja) * 1985-09-25 1987-04-01 Toshiba Corp 不揮発性メモリセル
KR890001099A (ko) * 1987-06-08 1989-03-18 미다 가쓰시게 반도체 기억장치
US5262987A (en) * 1988-11-17 1993-11-16 Seiko Instruments Inc. Floating gate semiconductor nonvolatile memory having impurity doped regions for low voltage operation
US5378909A (en) * 1993-10-18 1995-01-03 Hughes Aircraft Company Flash EEPROM cell having gap between floating gate and drain for high hot electron injection efficiency for programming
US5371394A (en) * 1993-11-15 1994-12-06 Motorola, Inc. Double implanted laterally diffused MOS device and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3033333C2 (de) * 1979-09-04 1992-01-30 Texas Instruments Inc., Dallas, Tex., Us
US5153144A (en) * 1988-05-10 1992-10-06 Hitachi, Ltd. Method of making tunnel EEPROM
JPH0529587A (ja) * 1991-07-22 1993-02-05 Sony Corp 不揮発性半導体メモリ装置及びその製造方法
JPH05129619A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KUME, H., YAMAMOTO, H., et. al.: A Flash-Erase Eeprom Cell with an Asymmetric Source and Drain Structure in: International Electron Devices Meeting 1987, S. 560-563 *
TOMITA, N., OHTSUKA, N., et. al.: A 62-ns 16-Mb Cmos Eprom with Voltage Stress Relaxation Technique in US-Z.: IEEE Journal of Solid-State Circuits, Vol. 26, No. 11, November 1991, S. 1593-1599 *

Also Published As

Publication number Publication date
DE4340592A1 (de) 1995-06-01
US5477072A (en) 1995-12-19

Similar Documents

Publication Publication Date Title
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE19808182C1 (de) Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE69320582T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19612948A1 (de) Halbleitereinrichtung mit vertiefter Kanalstruktur und Verfahren zu deren Herstellung
DE19617632A1 (de) Nichtflüchtige Speicherzelle und Verfahren zu ihrer Herstellung
DE3029125A1 (de) Halbleiterspeicher
DE19648285C2 (de) Flashspeicher und Verfahren zum Herstellen desselben
DE3139846C2 (de)
DE69615776T2 (de) Herstellungsmethode einer durch eine anti-sicherung programmierbaren halbleiteranordnung
DE4407248B4 (de) EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle
DE10206057B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
EP0810673B1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE69624107T2 (de) Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung
DE4340592C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher
DE69326749T2 (de) Nichtflüchtiger Speicher mit Schutzdiode
DE10226964A1 (de) Verfahren zur Herstellung einer NROM-Speicherzellenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601