DE2547828A1 - Halbleiter-speicherelement und verfahren zur herstellung desselben - Google Patents

Halbleiter-speicherelement und verfahren zur herstellung desselben

Info

Publication number
DE2547828A1
DE2547828A1 DE19752547828 DE2547828A DE2547828A1 DE 2547828 A1 DE2547828 A1 DE 2547828A1 DE 19752547828 DE19752547828 DE 19752547828 DE 2547828 A DE2547828 A DE 2547828A DE 2547828 A1 DE2547828 A1 DE 2547828A1
Authority
DE
Germany
Prior art keywords
gate
source
zone
drain
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752547828
Other languages
English (en)
Other versions
DE2547828B2 (de
Inventor
Phillip J Salsbury
Richard T Simko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2547828A1 publication Critical patent/DE2547828A1/de
Publication of DE2547828B2 publication Critical patent/DE2547828B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

ZENZ & HELBER
PATENTANWÄLTE D 43 ESSEN 1 AM RUHRSTEIN 1
I 126
INTEL CORPORATION, 3O65 Bcwers Avenue, Santa Clara/ Kalifornien, V.St.A.
Halbleiter-Speicherelement und. Verfahren zur Herstellung desselben»
Die Erfindung betrifft ein Verfahren zur Herstellung eines doppelt-polykristallinen Silizium-Speicherelements auf einem Substrat sowie nach diesem Verfahren hergestellte Speicherelemente, insbesondere Speicherelemente mit schwebendem oder isoliertem G-ate.
Aus dem Stande der Technik sind Speicherelement^ insbesondere MOS-Elemente (Metall-Oxid-Halbleiter) mit schwebendem oder isoliertem Gate zur Speicherung von Informationen bekannt« Ein solches Element ist beispielsweise in der US-Patentschrift 3 5OO 142 beschrieben. Bei diesem Speicherelement wird der Tunneleffekt zur Ladung eines isolierten G-ate verwendet o Ein anderes Speicherelement, bei dem zum Laden eines isolierten Gate (ohne Anwendung eines zweiten Gate) Avalanch-Injektion verwendet wird, ist aus dem US-Patent 3 66O 819 bekannt« Weitere Druckschriften, die sich mit dem hier in Frage stehenden Gebiet befassen, sind die US-Patente 3 755 721» 3 825 9k6 und 3 797 000. Speicheranordnungen unter Verwendung von Elementen mit isoliertem Gate sind beispiels«· weise in den US-Patentschriften 3 728 695 und 3 744 O36 b e s chrieben·
609S27/0332
Da beim Gegenstand der Erfindung ein Speicherelement mit isoliertem Gate und einem zweiten- oder Steuergate verwendet wird, bei dem zwei getrennte Schichten aus polykristallinem Silizium für das isolierte Gate einerseits und das Steuergate andererseits vorgesehen sind, ist noch darauf hinzuweisen, daß die Verwendung von polykristallinen! Silizium in zwei Schichten für Halbleiterelemente an sich bekannt ist, beispielsweise aus IEEE Spectrum, September 1973, Seite 85, "New Product Applications".
Der Erfindung liegt die Aufgabe zugrunde, die Herstellung
von Speicheranordnungen mit hoher Packungsdichte, beiwert spielsweise von programmierbaren Fest/speichern, der auch als PROM (programmable read-only-memory) bezeichneten Art zu ermöglichen. Da hierbei jedes Speicherelement als eine Zelle der Speicheranordnung dienen kann (d.h. ohne daß zusätzliche AusMend- bzw. Abfrage elemente für jede Zelle erforderlich sind), können Anordnungen höherer Packungsdichte erreicht werden. Mit dieser höheren Packungsdichte soll die Herstellung von Speichern mit im Vergleich zu bekannten PROMs geringeren Kosten ermöglicht werden. Darüber hinaus soll bei dem erfindungsgemäßen Speicherelement der durch die Anwendung zweier separater polykristallinen Siliziumschichten erreichbare vorteilhafte Aufbau ausgenutzt werden. Durch einen derartigen Aufbau sind nämlich gegenüber den bekannten Speicherelementen mit doppelten Metall-Gaten oder einem polykristalli nen Silizium-Gate und einem Metall-Gate herstellungstechnische Vorteile verbundene
Das zur Lösung dieser Aufgabe erfindungsgemäß vorgeschlagene Verfahren zur Herstellung eines doppelt-polykristallinen Silizium-Speicherelements auf einem Substrat zeichnet sieh dadurch aus, daß zunächst auf dem Substrat
S09827/0832
eine erste Isolierschicht und über dieser ein erstes Gate aus polykristallinem Silizium gebildet wird} daß neben der ersten Isolierschicht und neben dem ersten Gate eine erste Source- und eine erste Drain-Zone abgegrenzt und dann dotiert werden; daß hierauf über dem ersten Gate eine zweite Isolierschicht und auf dieser Isolierschicht ein zweites Gate aus polykristallinem Silizium gebildet werden; und daß schließlich in der ersten Source- und Drain-Zone je eine zweite Source- und Drain-Zone gebildet werden, die erneut dotiert werden, wodurch auf dem Substrat ein Speicherelement entsteht.
Das auf diese Weise erzeugte erfindungsgemäße Speicherelement ist gekennzeichnet durch ein Substrat eines ersten Leitungstypsj eine erste und zweite voneinander entfernte Zone von entgegengesetztem Leitungstyp im Substrat; ein erstes zwischen der ersten und der zweiten Zone auf dem Substrat angeordnetes Gate; ein oberhalb des ersten Gate und gegen dieses isoliertes zweites Gate; eine innerhalb der ersten Zone liegende dritte Zone des zweiten Leitungstyp; und durch eine innerhalb der zweiten Zone liegende vierte Zone des zweiten Leitungstyp. Durch Anlegen eines Potentiales am zweiten Gate und der dritten und vierten Zone ist dann das erste Gate aufladbar. Die Erfindung umfasst also ein als Zelle in einer Speicheranordnung verwendbares Speicherelement. Dieses Element weist ein Paar von voneinander entfernten Zonen, nämlich eine Source-Zone und eine Drain-Zone in einem Silizium-Substrat auf. Oberhalb des durch die Source- und die Drain-Zone gebildeten Kanals ist ein erstes Gate (isoliertes Gate) angeordnet, das vollständig von einem Oxid umgeben ist· Ein zweites Gate oder Steuergate 1st isoliert oberhalb des Isolierten Gate angeordnet. Sowohl das isolierte Gate als auch das Steuergate bestehen aus hochdotiertem polykristallinem Silizium. Die Source- und Drain-Zonen
609827/0832
bestehen jeweils aus einer Primärzone und einer Sekundärzone. Die Sekundärzonen sind schwächer als die Primärzonen dotiert und sind im wesentlichen mit den seitlichen Begrenzungen des isolierten Gate ausgerichtet. Die Primärzonen liegen dagegen im wesentlichen in Flucht mit den Seiten des Steuergate. Das Element kann elektrisch programmiert und elektrisch oder durch Anwendung von ultra-violetter Strahlung gelöscht werden. Eine Ladung auf dem isolierten Gate ändert die Schwellenspannung des Elements erheblich, wodurch sein Einsatz als Speicherelement ezTnöglicht wird.
Ein solches Speicherelement kann - wie erwähnt - als Einzel-Elementenzelle einer Speicheranordnung verwendet werden.
Außerdem wird bei der Herstellung des Speicherelements ein Verfahren der doppelten SeIbstausrichtung zur Bildung der Source- und Drain-Zonen bei der Dotierung der Gate angewandt. Durch einen zeitlich vorausgehenden Niederschlagungsvorgang wird in Ausrichtung zum isolierten Gate eine Sekundär-Source- und Drain-Zone gebildet, bevor die Primär-Source- und Drain-Zone in Ausrichtung zum Steuergate erzeugt werden.
Die Erfindung ist in der folgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit der Zeichnung näher erläutert, und zwar zeigt:
Fig. 1 eine Schnittansicht durch ein Substrat, auf dem ein Speicherelement in der erfindungsgemäßen Weise hergestellt werden soll, wobei das Substrat einedurch Ionen-Implantation erzeugte Schicht aufweist;
Fig. 2 eine der Fig. 1 entsprechende Schnittansicht nach den folgenden Verfahrensschritten bei der Herstellung des Speicherelements, wobei ein Fenster zum Aufbau des Speicherelements gebildet ist;
609827/0832 ' - * _
Flg. 3 eine der Fig. 2 entsprechende Schnittansicht nach Abschluß der auf Fig. 2 folgenden und die Bildung einer Isolierschicht und einer polykristallienen Siliziumschicht umfassenden Verfahrensschritte j
Fig. 4 eine entsprechende Ansicht zur Veranschaulichung der nächsten (auf Fig. 3 folgenden) Verfahrensschritte bei der Herstellung des Speicherelements, wobei die Bildung des isolierten Gate, der als Isolierung des Gate dienenden Oxidschicht und die Bildung der Sekundär-Source- und Drain-Zonen dargestellt ist;
Fig. 5 den Verfahrensablauf nach zusätzlicher Aufbringung einer Isolierschicht und einer zusätzlichen polykristallinen Siliziumschicht;
Fig. 6 den Aufbau des Elements nach Bildung von
Fenstern für die Primär-Source- und Drain-Zonen und der Begrenzung des zweiten Gate in weiteren Verfahrensschritten;
Fig. 7 eine Schnittansicht durch ein fertiggestelltes Speicherelement;
Fig. 8 eine Teildraufsicht auf das in Fig. 7 gezeigte Speicherelement; und
Fig. 9 ein Ersatzschaltbild für das erfindungsgemäße Speicherelement.
Im folgenden wird zunächst auf Figur 7 Bezug genommen, in der ein auf einem Substrat IO hergestelltes erfindungegemäßes Speicherelement gezeigt ist. Bei dem gezeigten, bevorzugten Ausführungsbeispiel wird ein P-leitendes polykristallines Silizium-Substrat mit einer Dotierstoffkonzentration von etwa 2 χ 10 ~* Atomen/cm verwendet. Der Fremdatom-Dotierstoffanteil der Oberseite des Substrats ist durch Ionen-Implantation (implantation von Bor) auf eine
609827/0832 - 6 -
l6 ^ Größenordnung von etwa 2-5 x 10 Atomen/cm erhöht} dieser als Schicht 12 dargestellte implantierte Bereich ist das Grundmaterial für die Zelle bzw. die Zellen. Bei dem in Figo 7 gezeigten bevorzugten Ausführungsbeispiel ist die Zelle als Teil eines Speichers hergestellt, bei dem die Peripherjßschaltung auf dem gleichen Substrat wie die Zelle erzeugt ist. Die die Zelle enthaltenden Abschnitte des Substrats sind mit Ionen-Implantation behandelt, während der Rest des Substrats, d.ho der Teil, der die PeripheadeSJhaltung enthält, auf dem schwächer dotierten Substrat hergestellt ist„ Für den Fall, daß ein schwächer dotiertes Substrat nicht erforderlich ist, kann auch das gesamte Substrat eine hohe Dotierstoff-Konzentration aufweisen, so daß es als Ganzes für die Bildung der Zellen geeignet ist.
Die in Fig. 7 gezeigte Zelle weist ein schwebendes oder isoliertes Gate 16 oberhalb und zwischen dem von den Source- und Drain-Zonen gebildeten Kanal auf. Das isolierte Gate dient zur Speicherung elektrischer Ladung und ist vollständig von thermisch gezüchtetem Oxid umgebene Bin zweites oder Steuergate 20 ist isoliert oberhalb des schwebenden Gate l6 angeordnet. Sowohl das Steuergate 20 als auch das isolierte Gate 16 besteht aus hochdotiertem polykristallinem Silizium. Eine aus thermisch gezüchtetem Siliziumdioxid bestehende Gate-Oxidschicht I^ trennt das isolierte Gate 16 vom Substrat, und eine thermisch gezüchtete Isolierschicht 18 trennt das isolierte Gate 16 vom Steuergate 2O. Feld-Oxidschichten 29 und 33 bedecken das gesamte Element und das Substrat mit Ausnahme von Metallkontakten 30 und 3I, wobei außerdem eine (nicht gezeigte) Kontaktzone zum Steuergate 20 gebildet ist.
60 9 827/0832
Die Source-Zone besteht aus einer hochdotierten Primärzone 39, die innerhalb einer niedriger dotierten Sekundär-
be zone 22 liegt0 In gleicher Weise steht die Drain-Zone aus einer hochdotierten Primär-Drain-Zone hO und einer niedriger dotierten Sekundär-Drain-Zone 23· Die Sekundär-Source- und Drain-Zonen 22 und 23 liegen in Flucht mit den seitlichen Begrenzungen des isolierten Gate l6f während die Primär-Source- und Drain-Zonen 39 und 40 in Flucht mit den seitlichen Begrenzungen des Steuergate 20 liegen. Die Herstellung der Primär- und Sekundär-Source- und Drain-Zonen wird im folgenden noch beschrieben.
In den mit 28 gekennzeichneten Bereichen tritt nach der anfänglichen BaJLdung der Source- bzw. Drain-Zonen eine gewisse Seitendiffusion auf. Diese seitlich diffundierten Zonen sind auch in Fig. 8 gezeigt, auf die aus diesem Grunde verwiesen wird. (Dabei ist darauf hinzuweisen, daß in Fig. 8 das Steuergate 20 eine langgestreckte Form hat und gemäß einer bevorzugten Ausführungsform der erfindungsgemäßen ZeIXe (und der Speicheranordnung) das Steuergate 20 sich längs über eine Reihe von Zellen erstreckt.) Infolge der Seitendiffusion sei angenommen, daß die endgültige Kanalbreite etwa ZjU m ist. Wenn anstelle der leicht dotierten Sekundär-Source- und Drain-Zone höher dotierte Zonen verwendet würden, würde während der nachfolgenden Verfahrenssabritte eine größere Seitendiffusion auftreten, wodurch die Kanalbreite verringert würde, was zu "Durchstoß"-Problemen führen könnte.
Im folgenden wird auf Fig. 1 Bezug genommene Die Herstellung der Zelle oder des Speicherelements beginnt mit der Ionen-Implantation, mit der die höher dotierte Zone 12 erzeugt wirdo Wenn, wie bevorzugt, die Peripherie-Schaltung ebenfalls auf dem gleichen Substrat 10 angeordnet wird, sind weitere Vorfabrikationsschritte, beispielsweise die Bildung der Kanalendzonen (channel stop regions) erforderlich.
6098 2 7/0832 -8-
Nach der Ionen-Implantation wird eine relativ dicke Feldoxidschicht 33 mit herkömmlichen Verfahren auf dem Substrat gezüchtet. Beim bevorzugten Ausführungsbeispiel ist diese Oxidschicht beispielsweise X um dick. Anschließen wird der zur Aufnahme der Source- und Drain-Zone sowie des Gates vorgesehene Bereich 35 soweit ausgeätzt, daß die darunterliegende Schicht 12 (Fig. 2) frei liegt ο Es ist ersichtlich, daß eine Vielzahl von solchen Bereichen 35 gleichzeitig auf dem Substrat gebildet werden kann, um gleichzeitig eine Vielzahl von Zellen in der Grundmaterial-Schicht 12 herzustellen. Nach dar Bildung des örtlich ausgeätzten Bereichs 35 wird eine Isolierschicht l4' (, die später die Oxidschicht des isolierten Gate darstellt), thermisch auf eine Dicke von etwa 1000 A gezüchtet. Anschließend wird auf der Oxidschicht 14* (Fig. 3) eine polykristalline Siliziumschicht l6 aufgebracht, aus der in weiteren Verfahrensschritten das isolierte Gate 16 gebildet wirdo Die Dicke der Schicht X6l liegt bei dem gegenwärtig bevorzugten Ausführungsbeispiel bei etwa 4500 A. Die Schicht 16 wird in einem üblichen Diffusionsverfahrensschritt mit einem N-Leitung erzeugenden Dotierstoff (Phosphor) hochdotiert«
In Fig. 4 ist das Substrat 10 nach Bildung des Source-Fensters 38 ναιά. des Drain-Fensters 37 i*1 den Schichten l4f und 16* gezeigte Die Siliziumschicht l6 wird in einem üblichen Ätzvorgang geätzt, worauf das Substrat zur Entfernung der Oxidschicht l4 von den Fenstern 37 und 38 einem Tauchvorgang unterzogen wird. Bei dem in Fig. 4 veranschaulichten Verfahrensstand sind die Gate-Oxidschicht 14 und das isolierte Gate X6 in der vorgesehenen Größe gebildete Außerdem ist in Fig. 4 die Niederschlagung von N-Dotierstoffen zur Bildung der Sekundär-Source-Zone 22 und der Sekundär-Drain-Zone 23 veranschaulicht.
609827/0832
Dieser Verfalirensschritt schließt sich an die Bildung der Fenster 37 und 38 an· Durch diesen, vorstehend erwähnten Niederschlagungsschritt werden schwach dotierte Zonen gebildet, die mit den seitlichen Begrenzungen des isolierten Gate l6 fluchten. Wie bereits erwähnt, werden die bei stärker dotierten Zonen durch Seitendiffusion auftretende Durchstoß-Probleme durch eine solche schwächere Dotierung weitgehend vermieden. Da sich diese Zonen wenigstens bis in den Bereich des isolierten Gate erstrecken, kann das Gate einfacher geladen werdenο
Die Erzeugung der schwächer vordotierten Zonen 22 und 23 gemäß Fig. 1 kann durch Dotierung mittels üblicher Diffusionsverfahren erfolgen. Alternativ kann die flache Dotierung auch durch Ionen-Implantation erfolgen.
Gegebenenfalls kann es erwünscht oder erforderlich sein, das Gate l6 und die Zonen 22 und 23 (Fig. 4)gleichzeitig zu dotieren, wobei ein leicht dotiertes isoliertes Gate l6 erhalten wirdo In bestimmten Anwendungsfallen, insbesondere für elektrisch-löschbare Elemente, kann das Gate l6 vor der Bildung der Fenster 37 und 38 mit einem P-Dotiermittel dotiert werden»
Im folgenden wird auf Fig. 5 Bezug genommen· Nach der Bildung der in Fig. h gezeigten Zonen 22 und 23 wird eine zweite Gate-Oxidschicht 18* thermisch gezüchtet, so daß das schwebende oder isolierte Gate 16 bedeokt ist. Diese Oxidschicht ist beim bevorzugten Ausführungsbei-
e
spiel etwa 15OO A dick. Im Anschluß an die Bildung der zweiten Gate-Oxidschicht wird eine zweite polykristalline Schicht 20' auf der zweiten Gate-Oxidschicht aufgebracht.
- 10 -
609827/0832
Diese in Figo 5 mi* 20' bezeichnete Schicht ist beim
bevorzugten Ausführungsbeispiel 3000 -A- dicko
Nach der Aufbringung der zweiten polykristallinen Siliziumschicht werden übliche Photo-Ätzverfahren angewandt, um die Fenster 42 und 43 für die Primär-Source- bzw. -Drain-Zonen zu erzeugen. Während dieses Ätzschrittes wird die Gate-Oxidschicht 18 und das Steuergate 20 in seinen räumlichen Abmessungen auf die vorgesehene Größe gebracht. Im Anschluß an den Ätzschritt kann ein üblicher Diffusionsschritt angeschlossen waden, mit dem das Steuergate 20, die Primär-Source-Zone 39 und die Primär-Drain-Zone 40 (N-Ieitend) hochdotiert werden. Nach der Bildung der Primär-Source- und Drain-Zone können die Feldoxidschicht 29 und anschließend die Kontakte 30 und 31 in üblicher Weise erzeugt werden. Die Kontakte können als Metallkontakte oder auch als andere, beispielsweise Halbleiterkontakte ausgebildet werden. Die Oxidschicht ist beim bevorzugten Ausführungsbeispiel etwa ly&m dick.
Es ist festzuhalten, daß das polykristalline isolierte Gate l6 vollständig von thermisch gezüchtetem Oxid umgeben ist. Da dieses Oxid relativ hohe Qualität hat, ist der Ladungsverlust des isolierten Gate l6 im Vergleich zu bekannten Elementen mit isoliertem Gate relativ gering.
Die in Fig. 7 gezeigte fertiggestellte Zelle kann als Bestandteil eines elektrisch-löschbaren programmierbaren Festwertspeicher (PROM) eingesetzt werden. Das in Fig. 7 gezeigte Aüsführungsbeispiel ist als Zelle in einem Festwertspeicher vorgesehen, in dem das Löschen dadurch erfolgt, daß das Speicherelement (oder eine Gesamtspeicheranordnung von Einzelelementen) ultra-violetter Strahlung ausgesetzt wirdo Ein unter Verwendung von Speicherelementen
- 11 -
609827/0832
gemäß Fig. 7 aufgebauter Speicher ist in der am 3*2.1975 eingereichten parallelen US-Patentanmeldung $k6 $h6 des Anmelders beschriebene
In Fig. 9 ist ein elektrisches Ersatzschaltbild des in Figo 7 gezeigten Elements dargestellt. Es weist einen Source- und einen Drain-Anschluß sowie einen Anschluß auf, der mit der Steuerelektrode 20 verbunden ist. Der Knotenpunkt Zh stellt das isolierte Gate dar und die Kapazität zwischen dem Knotenpunkt Zh und dem Anschluß 25 entspricht der hauptsächlich auf die zweite Gate-Oxidschicht 18 zurückzuführenden Kapazität o Die zwischen dem isolierten Gate und dem Substrat bestehende, auf die erste Gate-Oxidschicht 14 zurückzuführende Kapazität ist als Kapazität Jh dargestellt,, Die parasitäre Kapazität zwischen dem Knotenpunkt Zh und der Source-Zone ist als Kondensator 27 gezeigt, während die parasitäre Kapazität zwischen dem Knotenpunkt Zh und der Drain-Zone als Kapazität 26 dargestellt ist0
Bei dem in Fig. 7 gezeigten N-Kanal-Element wird das Element weniger leitend,dja. seine Schwellenspannung wird (in positivem Sinne) größer, wenn das isolierte Gate elektrisch geladen ist. Wenn das Speicherelement nach Fig. 7 auf einem N-leitenden Substrat aufgebaut wäre und daher einen P-leitenden Kanal hätte, was ebenfalls möglich ist, würden natürlich umgekehrte Verhältnisse herrschen. Beim Einsatz des erfindungsgemäßen Elements liegt beispielsweise die Schwellenspannung, d.h. die Gate-Spannung,bei welcher das Element anfängt gut zu leiten, bei etwa h Volt. Die Schwellenspannung kann sich bei geladenem isoliertem Gate 16 auf 8-10 Volt ändern. Zwischen einem geladenen(oder programmierten) Element und einem ungeladenen (oder nicht programmierten) Element herrscht also ein wesentlicher Unterschied in der
609&27/0832
Schwellenspannung. Dieser Spannungsunterschied ermöglicht die Herstellung von Speicheranordnungen aus derartigen Elementen, wobei jede Zelle der Speicheranordnung nur das Element aufweist, d.h. keine weiteren Ausblendbzw. Abfrageelementeerforderlich sindo Um das Element gemäß Figo 7 zu programmieren, d.h. eine elektrische Ladung auf das isolierte Gate 16 zu bringen, werden die Source-Zone (Kontakt 30 ) und das Substrat auf einem gemeinsamen Potential, beispielsweise Erdpotential, gehalten; ein positives Potential, beispielsweise von 20 Volt, wird an der Drain-Zone (Kontakt 31) angelegt; und ein positives Potential von beispielsweise 25 Volt wird am Steuergate 20 angelegte Diese positiven Potentiale können Impulse mit Impulsbreiten von beispielsweise in der Größenordnung von 10 Millisekunden sein. Wenn diese Bedingungen erfüllt sind, zeigt sich, daß das Element sich im Sättigungszustand befindet und unterhalb der Inversionsschicht eine starke Verarmungszone oder -schicht existiert. Aus der Verarmungszone dringe* heiße Elektronen durch die Gate-Oxidschicht 14 und werden auf dem isolierten Gate l6 eingefangen. Diese Injektion heißer Träger durch die Gate-Oxidschicht 14 erfolgt dann, wenn die Elektronen eine hinreichende Energie haben, um den Energiebandabstand an der Grenzschicht des Siliziumsubstrats und der Siliziumdioxid-Gate-Oxidschicht 14 zu Überspringeno
Um die Ladung vom isolierten Gate l6 zu entfernen, kann das Element ultra-violetter Strahlung oder einer anderen Strahlung ausgesetzt werden oder die Ladung kann auch elektrisch entfernt werden. Die elektrische Entfernung der Ladung erfolgt durch Verbindung des Substrats und der Source- und Drain-Zonen-Anschlüsse mit einem gemeinsamen Potential, beispielsweise Brdpotential, und durch Anlegen einer hohen positiven Spannung am Steuergate
- 13 -
609827/0832
Außerdem kann die Ladung durch Injektion von Löchern in das isolierte Gate entfernt werden0
Durch die Erfindung wird also ein Speicherelement mit isoliertem Gate zur Verfugung gestellt, das als Zelle in einer Speicheranordnung dienen kann, ohne daß Abfrage- oder Ausblendelemente verwendet werden. Das erfindungsgemäße Speicherelement kann im Vergleich zu den bekannten, mit Avalanch-Injektion arbeitenden Elementen niedrigeren Spannungen geladen werden, wodurch eine "On Ohip"-Dekodierung für die Programmierung möglich ist. Durch das zweifache selbstausriehtende Verfahren werden herstellungstechnische Vorteile erreicht. Die Herstellung des Elements erfolgt durch bekannte MOS-Technologie.
609827/Q832

Claims (1)

  1. Patentansprüche
    Verfahren zur Herstellung eines doppelt-polykristallinen Silizium-Speicherelements auf einem Substrat, dadurch gekennzeichnet, daß zunächst auf dem Substrat eine erste Isolierschicht und über dieser Isolierschicht ein erstes Gate aus polykristallinen! Silizium gebildet wird; daß neben der ersten Isolierschicht und dem ersten Gate eine erste Source» und eine erste Drain-Zone abgegrenzt und dann dotiert werden; daß hierauf über dem ersten Gate eine zweite Isolierschicht und auf dieser Isolierschicht ein zweites Gate aus polykristallinem Silizium gebildet werden; und daß schließlich in der ersten Source- und Drain-Zone je eine zweite Source- und Drain-Zone gebildet werden, die erneut dotiert werden, wodurch auf dem Substrat ein Speicherelement entsteht.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Gate vor der Abgrenzung der ersten Source- und Drain-Zone dotiert wirde
    3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zweite Gate gleichzeitig mit der zweiten Source- und Drain-Zone dotiert wird.
    k. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dotierungsschritte so durchgeführt werden, daß die Dotierstoffkonzentrationen der ersten Source- und Drain-Zone erheblich geringer als die Dotierstoffkonzentrationen der zweiten Source- und Drain-Zone sind.
    5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Source- und Drain-Zone durch Ionen-Implantation dotiert werden.
    - 15 -
    609827/0832
    6. Verfahren nach einem der Ansprüche 1 bis kf dadurch gekennzeichnet, daß die erste Source- und Drain-Zone durch Diffusion dotiert werden.
    7· Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein P-leitendes Substrat verwendet wird und die Source- und Drain-Zone ebenso wie das erste und zweite Gate N-leitend ausgebildet werden.
    8. Verfahren nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, daß das Substrat vor der Herstellung des Speicherelements einer Ionen-Implantation unterzogen wird.
    9ο Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das erste Gate zur Ausrichtung der ersten Source- und Drain-Zone und das zweite Gate zur Ausrichtung der zweiten Source- und Drain-Zone verwendet werden.
    10. Verfahren nach einem der Ansprüche 1 bis 9 Herstellung eines Speicherelements mit einem freien (isolierten) Gate aus polykristallinen! Silizium und einem darüber angeordneten zweiten Gate, dadurch gekennzeichnet, daß die erste Source- und Drain-Zone in Ausrichtung mit dem freien Gate schwach dotiert werden, und daß die zweite Soruce- und Drain-Zone innerhalb der ersten Source- und Drain-Zone zum darüberliegenden Gate ausgerichtet angeordnet und stärker dotiert werden.
    11. Nach dem Verfahren nach einem der Ansprüche 1 bis hergestelltes Speicherelement, gekennzeichnet durch ein Substrat (lO) eines ersten Leitungstyp; eine erste und zweite voneinander entfernte Zone (22; 23)
    - 16 -
    609827/Q832
    von entgegensetztem Leitungstyp im Substrat (lO); ein erstes, zwischen dev ersten und zweiten Zone (22} 23) auf dem Substrat (lO) angeordnetes Gate (l6); ein oberhalb des ersten Gate (l6) und gegen dieses isoliertes zweites Gate (20)j eine innerhalb der ersten Zone (22) liegende dritte Zone (39) des zweiten Leitungstyp} und durch eine innerhalb der zweiten Zone (23) liegende vierte Zone (4o) des zweitenLeitungstyp\ so daß das erste Gate (l6) durch Anlegen eines Potentials am zweiten Gate (20) und der dritten und der vierten Zone (39} ^O) aufladbar ist.
    12. Speicherelement nach Anspruch 11, dadurch gekennzeichnet, daß das Substrat (lO), das erste Gate (l6) und das zweite Gate (20) aus Silizium bestehen,,
    13. Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und zweite Zone (22}23) im wesentlichen mit dem ersten Gate (l6) und die dritte und vierte Zone (39} ^O) im wesentlichen mit dem zweiten Gate (20) ausgerichtet sind.
    14ο Speicherelement nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das erste Gate (l6) vollständig von thermisch gezüchtetem Oxid (Oxidschichten 14 und 18) umgeben isto
    15. Speicherelement nach einem der Ansprüche 11 bis dadurch gekennzeichnet, daß die dritte und vierte Zone (39» ko)- höhere Dotierstoffkonzentrationen aufweisen, als die erste und zweite Zone (22} 23)
    60 9 827/08 3 2
DE2547828A 1974-12-30 1975-10-25 Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor Withdrawn DE2547828B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/537,265 US3984822A (en) 1974-12-30 1974-12-30 Double polycrystalline silicon gate memory device

Publications (2)

Publication Number Publication Date
DE2547828A1 true DE2547828A1 (de) 1976-07-01
DE2547828B2 DE2547828B2 (de) 1980-11-06

Family

ID=24141927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2547828A Withdrawn DE2547828B2 (de) 1974-12-30 1975-10-25 Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor

Country Status (5)

Country Link
US (1) US3984822A (de)
JP (1) JPS5720712B2 (de)
DE (1) DE2547828B2 (de)
FR (1) FR2296914A1 (de)
GB (1) GB1490030A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2847305A1 (de) * 1977-10-31 1979-05-03 Nippon Electric Co Nichtfluechtiger halbleiterspeicher und verfahren zu seiner herstellung
DE2812049A1 (de) * 1974-09-20 1979-09-27 Siemens Ag N-kanal-speicher-fet
DE3123876A1 (de) * 1980-06-17 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Leistungslose (nicht-fluechtige) halbleiter-speichervorrichtung und verfahren zu ihrer herstellung
DE3235411A1 (de) * 1981-09-25 1983-04-14 Hitachi, Ltd., Tokyo Halbleiter-speichereinrichtung

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112509A (en) * 1976-12-27 1978-09-05 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device
US4122544A (en) * 1976-12-27 1978-10-24 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device with series enhancement transistor
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
NL7700879A (nl) * 1977-01-28 1978-08-01 Philips Nv Halfgeleiderinrichting.
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4162504A (en) * 1977-12-27 1979-07-24 Rca Corp. Floating gate solid-state storage device
US4184207A (en) * 1978-01-27 1980-01-15 Texas Instruments Incorporated High density floating gate electrically programmable ROM
US4185319A (en) * 1978-10-04 1980-01-22 Rca Corp. Non-volatile memory device
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4250569A (en) * 1978-11-15 1981-02-10 Fujitsu Limited Semiconductor memory device
US4235011A (en) * 1979-03-28 1980-11-25 Honeywell Inc. Semiconductor apparatus
US4257056A (en) * 1979-06-27 1981-03-17 National Semiconductor Corporation Electrically erasable read only memory
US4355455A (en) * 1979-07-19 1982-10-26 National Semiconductor Corporation Method of manufacture for self-aligned floating gate memory cell
US4272774A (en) * 1979-07-19 1981-06-09 National Semiconductor Corporation Self-aligned floating gate memory cell and method of manufacture
JPS5642375A (en) * 1979-08-31 1981-04-20 Fujitsu Ltd Semiconductor nonvolatile memory
US4317272A (en) * 1979-10-26 1982-03-02 Texas Instruments Incorporated High density, electrically erasable, floating gate memory cell
US4317273A (en) * 1979-11-13 1982-03-02 Texas Instruments Incorporated Method of making high coupling ratio DMOS electrically programmable ROM
JPS5927102B2 (ja) * 1979-12-24 1984-07-03 富士通株式会社 半導体記憶装置
US4372031A (en) * 1980-03-21 1983-02-08 Texas Instruments Incorporated Method of making high density memory cells with improved metal-to-silicon contacts
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4378627A (en) * 1980-07-08 1983-04-05 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4471522A (en) * 1980-07-08 1984-09-18 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4400865A (en) * 1980-07-08 1983-08-30 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
FR2468185A1 (fr) * 1980-10-17 1981-04-30 Intel Corp Procede de fabrication d'une matrice de memoire electriquement programmable a haute densite
JPS57114282A (en) * 1981-01-06 1982-07-16 Nec Corp Non-volatile semiconductor memory
JPS59161069A (ja) * 1983-03-04 1984-09-11 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
JPS59198612A (ja) * 1983-04-27 1984-11-10 株式会社潤工社 耐熱耐火電線
JP2515715B2 (ja) * 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
US4553315A (en) * 1984-04-05 1985-11-19 Harris Corporation N Contact compensation technique
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
KR930007195B1 (ko) * 1984-05-23 1993-07-31 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치와 그 제조 방법
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
US4947221A (en) * 1985-11-29 1990-08-07 General Electric Company Memory cell for a dense EPROM
US4964143A (en) * 1988-03-02 1990-10-16 Advanced Micro Devices, Inc. EPROM element employing self-aligning process
JPH01176313U (de) * 1988-06-01 1989-12-15
FR2635409B1 (fr) * 1988-08-11 1991-08-02 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration possedant un facteur de couplage eleve, et son procede de fabrication
FR2635410B1 (fr) * 1988-08-11 1991-08-02 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration avec une organisation en damier et un facteur de couplage ameliore et procede de fabrication
FR2635408B1 (fr) * 1988-08-11 1992-04-10 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
US5036488A (en) * 1989-03-24 1991-07-30 David Motarjemi Automatic programming and erasing device for electrically erasable programmable read-only memories
EP0439965B1 (de) * 1989-12-29 1997-04-09 Sharp Kabushiki Kaisha Herstellungsmethode für Halbleiterspeicher
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide
US5164915A (en) * 1990-09-26 1992-11-17 Information Storage Devices, Inc. Cascading analog record/playback devices
US5126967A (en) * 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US5241494A (en) * 1990-09-26 1993-08-31 Information Storage Devices Integrated circuit system for analog signal recording and playback
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US5568418A (en) * 1992-09-30 1996-10-22 Sgs-Thomson Microelectronics S.R.L. Non-volatile memory in an integrated circuit
EP0591598B1 (de) * 1992-09-30 1998-12-02 STMicroelectronics S.r.l. Verfahren zur Herstellung von nichtflüchtigen Speichern und so hergestellte Speicher
EP0591599B1 (de) * 1992-09-30 2001-12-19 STMicroelectronics S.r.l. Herstellungsverfahren von integrierten Vorrichtungen und so hergestellte integrierte Vorrichtung
US5294819A (en) * 1992-11-25 1994-03-15 Information Storage Devices Single-transistor cell EEPROM array for analog or digital storage
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
KR0151621B1 (ko) * 1994-11-05 1998-10-01 문정환 비휘발성 메모리 반도체 소자 및 이의 제조방법
KR0151623B1 (ko) * 1994-12-07 1998-10-01 문정환 이이피롬 셀 및 그 제조방법
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
US5702964A (en) * 1995-10-17 1997-12-30 Lg Semicon, Co., Ltd. Method for forming a semiconductor device having a floating gate
KR100211072B1 (ko) * 1996-12-28 1999-07-15 구본준 플래쉬 메모리 셀의 제조방법
US5841162A (en) * 1997-03-24 1998-11-24 Nec Corporation Non-volatile semiconductor memory with floating gate and control gate and fabrication process therefor
JPH1117034A (ja) * 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体記憶装置およびその製造方法
US6069382A (en) * 1998-02-11 2000-05-30 Cypress Semiconductor Corp. Non-volatile memory cell having a high coupling ratio
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
US3543052A (en) * 1967-06-05 1970-11-24 Bell Telephone Labor Inc Device employing igfet in combination with schottky diode
JPS497870B1 (de) * 1969-06-06 1974-02-22
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
JPS4898783A (de) * 1972-03-29 1973-12-14

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812049A1 (de) * 1974-09-20 1979-09-27 Siemens Ag N-kanal-speicher-fet
DE2847305A1 (de) * 1977-10-31 1979-05-03 Nippon Electric Co Nichtfluechtiger halbleiterspeicher und verfahren zu seiner herstellung
DE3123876A1 (de) * 1980-06-17 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Leistungslose (nicht-fluechtige) halbleiter-speichervorrichtung und verfahren zu ihrer herstellung
DE3235411A1 (de) * 1981-09-25 1983-04-14 Hitachi, Ltd., Tokyo Halbleiter-speichereinrichtung

Also Published As

Publication number Publication date
GB1490030A (en) 1977-10-26
JPS5178991A (de) 1976-07-09
US3984822A (en) 1976-10-05
FR2296914A1 (fr) 1976-07-30
JPS5720712B2 (de) 1982-04-30
DE2547828B2 (de) 1980-11-06

Similar Documents

Publication Publication Date Title
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE3037431C2 (de)
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE3785509T2 (de) Nichtfluechtige halbleiterspeicheranordnung.
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3029125A1 (de) Halbleiterspeicher
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE69320582T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2553203A1 (de) Festkoerper-bildabtaster mit zerstoerungsfreiem, wahlfreiem zugriff
DE69027576T2 (de) Eeprom mit grabenisolierten Bitleitungen
DE2148948A1 (de) Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher
DE3139846C2 (de)
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE69624107T2 (de) Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung
DE2432352A1 (de) Halbleiterspeicher
DE3134233C2 (de)

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8239 Disposal/non-payment of the annual fee