KR0151623B1 - 이이피롬 셀 및 그 제조방법 - Google Patents

이이피롬 셀 및 그 제조방법

Info

Publication number
KR0151623B1
KR0151623B1 KR1019940033046A KR19940033046A KR0151623B1 KR 0151623 B1 KR0151623 B1 KR 0151623B1 KR 1019940033046 A KR1019940033046 A KR 1019940033046A KR 19940033046 A KR19940033046 A KR 19940033046A KR 0151623 B1 KR0151623 B1 KR 0151623B1
Authority
KR
South Korea
Prior art keywords
gate
insulating film
forming
substrate
floating gate
Prior art date
Application number
KR1019940033046A
Other languages
English (en)
Other versions
KR960026895A (ko
Inventor
정승우
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940033046A priority Critical patent/KR0151623B1/ko
Priority to JP7214849A priority patent/JP2693932B2/ja
Priority to US08/568,621 priority patent/US5643814A/en
Publication of KR960026895A publication Critical patent/KR960026895A/ko
Priority to US08/729,292 priority patent/US5760436A/en
Application granted granted Critical
Publication of KR0151623B1 publication Critical patent/KR0151623B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 기판에 소오스, 드레인, 플로팅게이트, 콘트롤게이트, 및 이레이즈게이트를 가지고 있는 이이프롬 셀과 그 제조 방법이다.
기판위에 절연막이 채워진 다수의 트렌치를 형성하는 공정, 트렌치와 트렌치 사이에 비트라인을 기판내에 형성하는 공정, 비트라인위에 절연막을 형성하는 공정, 비트라인과 적어도 한면을 접하는 프로팅게이트를 형성하는 공정, 비트라인과 교차하고 플로팅게이트를 지나는 콘트롤게이트와, 이 콘트롤게이트와 형행하며 플로팅게이트와 인접플로팅게이트 사이를 지나는 이레이즈게이트를 동시에 형성하는 공정을 포함한다.

Description

이이피롬 셀 및 그 제조방법
제1도의 a 및 b는 본 발명의 이이피롬 레이아웃을 대략적으로 나타낸 도면이고,
제2도는 본 발명의 공정단계를 설명하기 위하여 셀 부분의 일부 단면을 도시한 것인데,
제2도의 A-1 내지 A-5도는 제1도의 b도의 A-A'선으로 절단한 공정단면도이고,
제2도의 B-1 내지 B-5도는 제1도의 B-B'선으로 절단한 공정단면도이고,
제2도의 C-1 내지 C-4도는 본 발명의 공정단계별로 본 셀 형성부분의 개략적인 사시도이다.
제3도의 a, b, c는 종래기술을 설명하기 위한 공정단면도이다.
본 발명은 이이피롬(EEPROM) 셀과 그 제조방법에 관한 것으로서, 특히 콘트롤게이트, 플로링게이트, 이레이즈게이트를 형성하는 공정을 단순화하고, 웨이퍼의 토폴로지의 개선, 셀 사이즈의 축소를 기하려는 플레쉬 EEPROM 셀의 구조 및 제조방법에 관한 것이다.
플레쉬 EEPROM 셀의 일반적인 구조는 여러 종류가 있는데 제3도에 그 예가 도시되어 있다.
단순 적층형 게이트 구조를 가지는 이이피롬 셀은 제3도의 a에 도시된 바와 같이 2층의 폴리실리콘층을 이용하여 콘트롤게이트(31)와 폴로팅게이트(32)를 형성하며, 플로팅게이트의 양 사이드에 소오스 및 드레인영역(33)을 형성하며, 채널영역은 플로팅게이트로 커버되는 소오스 및 드레인영역 사이의 영역이 된다. 이러한 구조의 이이피롬 셀이 U. S. Patent No.3984822. U. S. Patent No.4698787에 공개되어 있다. 다른 구조의 이이피롬 셀은 제3도의 b에 도시된 바와 같이 스플릿 게이트구조를 가지는 것으로서, 2층의 폴리실리콘층으로 콘트롤게이트(34)와 플로팅게이트(35)가 형성되는 점은 단순 적층 게이트구조와 같으나 단순한 적층형 게이트 구조와는 달리 플로팅게이트(35)가 채널영역의 일부분만을 덮는 구조로 형성되고 소오스/드레인 영역(36)은 콘트롤게이트 측면의 기판에 형성된다. 이러한 구조의 이이피롬 셀은 U. S. Patent No.4998220에 공개되어 있다.
또 다른 구조의 이이피롬 셀은 제3도의 c에 도시된 바와 같이, 3층 폴리 이레이즈 게이트 구조를 가지는 것으로서, 3층의 폴리실리콘층으로 콘트롤게이트(37), 플로팅게이트(38), 이레이즈게이트(39)가 형성되는 구조인데, 이에는 스플릿형 셀구조에 필드산화막(40)으로 이루어진 격리영역에 제3의 폴리실리콘층으로 이레이즈게이트(39)를 형성하는 구조(U. S. Patent No. 5070032 공개되어 있음)가 있고, 첫번째 폴리실리콘층으로 이레이즈게이트를 플로팅게이트와 필드산화막 사이에 형성하고, 두번째 세번째 폴리실리콘층으로 각각 플로팅게이트와 콘트롤게이트를 형성하여서 된 구조(1984 IEDM pp 464~467에 공개되어 있음)가 있다.
이러한 종래의 이이피롬 셀을 프로그램하거나 프로그램으로 기억된 데이타를 이레이즈(삭제)시키는 동작을 살펴보면 다음과 같다.
먼저, 단순 적층형 게이트를 가지는 이이피롬에 데이타를 기록하는 동작, 즉 프로그램하는 동작은, 콘트롤게이트와 드레인에 통상의 동작전압보다는 상당히 높은 +전압을 가하여 콘트롤 내 드레인 쪽의 채널에서 형성되는 채널핫일렉트론이 콘트롤 게이트로부터 커플링되어 플로팅게이트에 가해진 +전압에 의하여 플로팅게이트에 핫일렉트론들이 인젝션되어 프로그램된다.
한편, 이레이즈동작은 소오스에 +전압을 인가하고 콘트롤게이트를 접지하면 플로팅 게이트와 소오스 사이의 전계에 의하여 플로팅게이트에 인젝트되어 있던 전자들이 얇은 터널링산화막을 통하여 소오스 쪽으로 터널링하게 되어 기록된 데이타가 이레이즈된다.
다음에, 단순 적층형 게이트 대신 플로팅게이트와 콘트롤게이트가 채널에 대하여 서로 어긋나게 위치하는 구조의 플로팅게이트를 가진 이이피롬에 데이타를 기록 또는 삭제하는 동작은 프로그램 방식이 위 단순 적층형 게이트를 가지는 이이피롬의 경우와 같이 하면 되고, 삭제할 경우의 동작은 소오스 대신에 드레인 쪽에 +전압을 가하여 플로팅게이트와 드레인 사이의 F-N 터널링을 통하여 이루어진다.
이러한 종래기술에는 먼저 단순 적층형 게이트를 가지는 이이피롬에 있어서는 이레이즈 동작시 발생하는 과잉소거 문제, 소오스에 이레이즈 동작시 인가되는 큰전압으로 인하여 소오스 졍션의 졍션브레이크다운 문제, 및 게이트산화막의 질저하 등의 문제가 있다.
그리고, 단순 적층형 게이트 대신 플로팅게이트와 콘트롤게이트가 채널에 대하여 서로 어긋나게 위치하는 구조의 플로팅게이트를 가진 이이피롬에 있어서는 드레인 졍션의 졍션브레이크다운문제 및 게이트산화막의 질저하 등의 문제점을 갖게 된다.
한, 이레이즈게이트를 가지는 구조에 있어서는 플로팅게이트와 이레이즈게이트 사이의 F-N 터널링에 의해 이레이즈동작을 함으로서 위와 같은 문제점은 없지만 3층으로 폴리구조를 형성하기 위한 공정의 복잡성, 토폴로지 악화 등의 문제점들을 갖는다.
따라서, 본 발명은 상기의 문제점을 해결하고자 안출된 것으로, 웨이퍼의 토폴로지의 개선, 셀 사이즈의 축소가 가능한 이이피롬을 제공하려는 것이다.
또한, 본 발명의 다른 목적은 콘트롤게이트, 플로팅게이트, 이레이즈게이트를 형성하는 공정을 단순화할 수 있고, 웨이퍼의 토폴로지의 개선할 수 있는 이이피롬 제조방법을 제공하려는 것이다.
상기의 목적들을 달성하고자, 본 발명의 이이피롬 셀은 기판과, 기판의 소정영역에 형성된 트렌치와, 트렌치 내부를 채우도록 형성된 제1 절연막과, 트렌치를 사이의 기판 상에 형성된 비트라인과, 비트라인을 덮도록 형성된 제 2절연막과, 기판 상에 형성된 게이트절연막과, 게이트절연막 상에 트렌치들 사이에 위치되고 적어도 제 2절연막의 일부분을 지나가도록 형성된 플로팅게이트와, 비트라인과 교차하고 플로팅게이트를 지나도록 형성된 콘트롤게이트와, 트렌치를 덮되, 콘트롤게이트와 평행하며 플로팅게이트의 일부위를 지나도록 형성된 이레이즈게이트를 구비한 구조를 갖는다.
상기 구조를 갖는 본발명의 이이피롬 셀 제조방법은 기판 상에 다수의 트렌치를 형성하는 공정과, 다수의 트렌치 내부를 채우도록 제 1절연막을 형성하는 공정과, 트렌치를 사이의 기판 상에 비트라인을 형성하는 공정과, 비트라인을 덮도록 제 2절연막을 형성하는 공정과, 기판 상에 게이트절연막을 형성하는 공정과, 게이트절연막 상에 트렌치를 사이에 위치되고 적어도 제 2절연막의 일부분을 지나가도록 플로팅게이트를 형성하는 공정과, 비트라인과 교차하고 플로팅게이트를 지나도록 콘트롤게이트를 형성하는 동시에 트렌치를 덮되, 콘트롤게이트와 평행하여 플로팅게이트의 일부위를 지나도록 이레이즈게이트를 형성하는 공정을 포함한 것이 특징이다.
이하, 첨부된 도면을 참조하여 설명한다.
제1도 a 및 b는 본 발명의 이이피롬 레이아웃을 대략 나타낸 도면이다. 그리고 제2도는 본 발명의 공정단계를 설명하기 위하여 셀 부분의 일분 단면을 도시한 것으로, 제2도의 A-1 내지 A-5도는 제1도의 b도의 A-A'선으로 절단한 공정단면도이고, 제2도의 B-1 내지 B-5도는 제1도의 B-B'선으로 절단한 공정단면도이고, 제2도의 C-1 내지 C-4도는 본 발명의 공정단계 별로 본 셀 형성부분의 개략적인 사시도이다.
본 발명의 이이피롬 셀은 제1도의 a 및 제1도의 b를 참조하면, 실리콘기판(1)의 소정영역에 트렌치(2)가 형성되어져 있고, 이 트렌치 내부에는 제 1절연막이 형성되어져 있다. 그리고, 트렌치들 사이의 기판 상에는 비트라인(4)이 위치해 있고, 그 상부에는 제 2절연막(5)이 형성되어져 있다.
그리고, 상기 구조를 갖는 실리콘기판(1) 상에는 게이트절연막(6)이 형성되어져 있고, 이 게이트절연막(6) 상에 트렌치(2)들 사이에 위치되고 적어도 제 2절연막의 일부분을 지나가도록 플로팅게이트(7)가 위치해 있다. 그리고 비트라인(4)과 교차하고 플로팅게이트(7)를 지나도록 콘트롤게이트(9)가 있고, 상술한 트렌치(2)를 덮되, 콘트롤게이트(9)와 평행하며 플로팅게이트(7)의 일부위를 지나도록 이레이즈게이트(10)가 각각 위치되어져 있다.
상술한 구조를 갖는 본 발명의 공정단계는 먼저, 제2도의 A-1 및 제2도의 B-1과 같이, 하지층인 실리콘 기판(1)내에 트렌치(2)를 형성하고, 이 트렌치(2)를 덮도록 절연막(3)을 형성한다. 절연막으로 실리콘산화막 또는 실리콘질화막을 증착하여 형성한다.
제2도의 B-1에서 트렌치(2)는 소자격리 역할을 할 뿐만 아니라, 이 후에 형성될 플로팅게이트와 이레이즈게이트가 겹쳐지게 형성되는 곳으로, 플로팅게이트의 모서리에서 전계가 강화되게 하는 역할을 하고, 또한 토폴로지가 개선되는 효과를 가져오게 하는 것이다. 제2도 C-1은 기판(1)에 트렌치(2)가 형성된 것을 보인 도면이다.
다음에, 제2도의 A-2 및 B-2도와 같이, 이 절연막(3)을 에치백한다.
이 과정에서, 제2도의 B-1에서 처럼, 반도체기판(1)의 트렌치 격리영역(2) 내부에 절연물질로 된 절연막(3')이 잔재된다. 그리고, 제2도 C-2은 트렌치가 형성된 기판(1)에 트렌치를 채우는 절연막(3')를 도시한 것이다.
이후, 제2도의 A-3와 제2도의 B-3와 제2도의 C-3과 같이, 베리드 비트라인으로 이용되는 소오스 및 드레인영역(4)을 형성하기 위하여 소정부위에 N형 불순물 이온을 주입한 후, 이온주입부위를 산화시켜서 절연막(5)을 형성한다. 이 공정은 실리콘산화막 및 질화막을 데포지션하고 사진식각공정으로 포토레지스트 마스크를 이용하여 소오스/드레인 형성영역 부위의 질화막 및 산화막을 식각한 후, 열 산화공정을 실시하면 된다. 비트라인을 베리드 레이어로 형성시키므로써 토폴로지가 개선된다. 이렇게 하여 산화막 밑에 베리드 비트라인층을 형성한다.
그리고, 제2도의 B-3은 상기의 공정이 다른 부분에서 진행되므로, 도면에 도시되지 않아 제2도의 B-2와 같게 도시된다.
다음에는, 제2도의 A-4 및 B-4도와 C-4와 같이, 제1 게이트절연막(6) 및 제1 폴리실리콘을 데포지션하고 사진식각공정으로 패터닝하여 플로팅게이트(7)를 형성한다.
이때, 제2도의 B-4에서, 소오스 또는 드레인 역할을 하는 베리드 비트라인(4) 방향의 플로팅게이트는 각각의 모서리부분이 절연물질(3')로 채워진 트렌치 격리영역(2)의 일부분까지 형성되게 한다. 도면에서 베리드 비트라인은 도시되지 않았다. 제2도의 A-5 및 B-5도와 같이, 플로팅게이트와 콘트롤게이트 사이 및 플로팅게이트와 이레이즈게이트 사이의 절연막이 될 제2 게이트절연막(8)을 형성하고, 그위에 제2 풀리실리콘층을 증착한다. 그리고 사진식각공정으로 제2 폴리실리콘층을 패터닝하여 콘트롤게이트(9)와 이레이즈게이트(10)를 동시에 형성하는데, 하나의 마스크공정으로 두 게이트가 동시에 형성되게 한다. 도면번호 12는 이후에 완성된 본 발명의 이이피롬 셀을 덮는 절연막을 표시한 것이다.
제1 게이트절연막과 제2 게이트절연막은 실리콘 산화막을 이용하는데 실리콘 산화막 뿐만 아니라 실리콘 질화막을 사용하여도 된다.
또 제1 및 제2 폴리실리콘은 인시투 도프된 폴리실리콘을 데포지션하여 형성하면 되는데, 이 방법이외에 기존에 알려진 다른 방법으로 데포지션하여도 된다.
이렇게 하여 형성된 형태는 제1도의 a 및 제1도의 b에 도시된 바와 같이, 콘트롤게이트(9)는 소오스 및 드레인인 베리드 비트라인(5)과 교차되어 형성되며, B-B' 절단선 방향의 콘트롤게이트(9) 모서리부분은 트렌치 격리영역(2)에 약간 이격되어 형성된다.
그리고 이레이즈게이트(10)는 트렌치 격리영역(2)를 완전히 덮고, 콘트롤게이트(9)와는 같은 방향으로 형성되며, 제1도의 b에 있어서, B-B'선 방향의 모서리부분을 주목하면, 도면번호 9는 콘트롤게이트이고, 도면번호 10은 이레이즈게이트를 표시하는 것이다. 그리고, 도면에서 표시된 S부분에 대한 레이아웃은 제1도의 a이다.
이후에는 절연막(12)으로 덮고 마무리공정을 일반적인 방법으로 진행한다.
본 발명의 이이피롬의 동작에서 프로그램 동작은 드레인과 콘트롤게이트에 (+)전압을 인가하여 드레인 쪽의 채널에서 발생되는 핫 일렉트론이 플로팅게이트에 인젝션되어 데이타의 기록이 이루어진다.
그리고 삭제 동작은 이레이즈게이트(10)에 (+)전압을 인가하고, 콘트롤게이트를 접지시킴으로서, 플로팅게이트와 이레이즈게이트 사이의 전계에 의하여 플로팅게이트에 인젝트된 전자가 F-N TUNNELING에 의하여 이레이즈게이트로 빠져나와서 이레이즈된다. 이때 트렌치 영역(2)내의 플로팅게이트의 모서리 부분에서 가장 큰 전계가 형성되므로 이곳을 통하여 전자가 터널링하기 쉬워져서 데이타의 삭제가 용이하게 된다.
종래의 구조와 비교할때 본 발명의 이이피롬 구조의 장점은 먼저 이레이즈게이트를 이용하는 구조의 특성상 단순 적층형 게이트를 가지는 이이피롬에 비하여 신뢰성이 개선된다.
또한, 이레이즈게이트를 가지는 종래의 이이피롬 구조와 비교하면, 공정의 단순화가 이루어지고 토폴로지가 개선되며, 또한 격리영역에 이레이즈게이트를 형성함으로 이레이즈 동작시 액티브영역에 대한 간접 효과가 없으며, 이레이즈게이트를 액티브영역에 형성한 구조와 비교할때 셀면적의 감소를 가져올 수 있다.
또한 구조상 플로팅게이트의 모서리에서 전계가 강화되는 증가효과에 의하여 이레이즈효율을 높일 수 있다.
종합해 보면 이레이즈게이트를 이용하는 구조의 신뢰성 측면의 우수성을 갖고 공정상의 문제점들을 해결하여 단순적층형게이트를 가지는 이이피롬이나 분리된 게이트구조를 가지는 스플릿게이트 형태와 비교하도 큰 이점이 있다.

Claims (3)

  1. 기판 상에 다수의 트렌치를 형성하는 공정과, 상기 다수의 트렌치 내부를 채우도록 제1 절연막을 형성하는 공정과, 상기 트렌치를 사이의 기판 상에 비트라인을 형성하는 공정과, 상기 비트라인을 덮도록 제2 절연막을 형성하는 공정과, 상기 기판 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 상에 상기 트렌치들 사이에 위치되고 적어도 상기 제2 절연막의 일부분을 지나가도록 플로팅게이트를 형성하는 공정과, 상기 비트라인과 교차하고 상기 플로팅게이트를 지나도록 콘트롤게이트를 형성하는 동시에 상기 트렌치를 덮되, 상기 콘트롤게이트와 평행하며 상기 플로팅게이트의 일부위를 지나도록 이레이즈게이트를 형성하는 공정을 포함하는 이이피롬 셀 제조방법.
  2. 제1항에 있어서, 상기 제1 절연막은 상기 트렌치가 형성된 기판 상에 절연막을 데포지션하고, 상기 상기 기판이 노출되도록 상기 절연막을 에치백하여 상기 트렌치 내부에만 잔류되도록 패턴식각된 것이 특징인 이이피롬 셀 제조방법.
  3. 이이피롬 셀에 있어서, 기판과, 상기 기판의 소정영역에 형성된 트렌치와, 상기 트렌치 내부를 채우도록 형성된 제1 절연막과, 상기 트랜치들 사이의 기판 상에 형성된 비트라인과, 상기 비트라인을 덮도록 형성된 제2 절연막과, 상기 기판 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 상기 트렌치들 사이에 위치되고 적어도 상기 제2 절연막의 일부분을 지나가도록 형성된 플로팅게이트와, 상기 비트라인과 교차하고 상기 플로팅게이트를 지나도록 형성된 콘트롤게이트와, 상기 트렌치를 덮되, 상기 콘트롤게이트와 평행하며 상기 플로팅게이트의 일부위를 지나도록 형성된 이레이즈게이트를 구비한 이이피롬 셀.
KR1019940033046A 1994-12-07 1994-12-07 이이피롬 셀 및 그 제조방법 KR0151623B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940033046A KR0151623B1 (ko) 1994-12-07 1994-12-07 이이피롬 셀 및 그 제조방법
JP7214849A JP2693932B2 (ja) 1994-12-07 1995-08-23 電気的消去書込み可能ｒｏｍセルの製造方法
US08/568,621 US5643814A (en) 1994-12-07 1995-12-07 Method of making an EEPROM with an erase gate
US08/729,292 US5760436A (en) 1994-12-07 1996-10-10 EEPROM cell and process for formation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033046A KR0151623B1 (ko) 1994-12-07 1994-12-07 이이피롬 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960026895A KR960026895A (ko) 1996-07-22
KR0151623B1 true KR0151623B1 (ko) 1998-10-01

Family

ID=19400519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033046A KR0151623B1 (ko) 1994-12-07 1994-12-07 이이피롬 셀 및 그 제조방법

Country Status (3)

Country Link
US (2) US5643814A (ko)
JP (1) JP2693932B2 (ko)
KR (1) KR0151623B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100217901B1 (ko) * 1996-03-11 1999-09-01 김영환 플래쉬 이이피롬 셀 및 그 제조방법
KR100364790B1 (ko) * 1996-09-09 2003-03-15 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그 제조방법
US6060359A (en) * 1996-12-23 2000-05-09 Lg Semicon Co., Ltd. Flash memory cell and method of fabricated the same
US5879991A (en) * 1997-12-04 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Trench free polysilicon gate definition process for a non-volatile memory device
DE69802509T2 (de) * 1998-06-30 2002-07-18 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicheranordnung mit Grabenisolation
US6159801A (en) * 1999-04-26 2000-12-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6091633A (en) * 1999-08-09 2000-07-18 Sandisk Corporation Memory array architecture utilizing global bit lines shared by multiple cells
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6936887B2 (en) 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6894343B2 (en) * 2001-05-18 2005-05-17 Sandisk Corporation Floating gate memory cells utilizing substrate trenches to scale down their size
KR100475081B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
US7030020B2 (en) * 2003-09-12 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method to shrink cell size in a split gate flash
KR101394553B1 (ko) 2007-11-08 2014-05-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US10269440B2 (en) 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase
JP6833873B2 (ja) 2016-05-17 2021-02-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器
WO2017200850A1 (en) * 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
EP3459114B1 (en) * 2016-05-17 2022-01-26 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
US10276726B2 (en) * 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory cell and non-volatile memory
US10580492B2 (en) 2017-09-15 2020-03-03 Silicon Storage Technology, Inc. System and method for implementing configurable convoluted neural networks with flash memories
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
CN110010606B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
US11270763B2 (en) 2019-01-18 2022-03-08 Silicon Storage Technology, Inc. Neural network classifier using array of three-gate non-volatile memory cells
US11409352B2 (en) 2019-01-18 2022-08-09 Silicon Storage Technology, Inc. Power management for an analog neural memory in a deep learning artificial neural network
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US10720217B1 (en) 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984822A (en) * 1974-12-30 1976-10-05 Intel Corporation Double polycrystalline silicon gate memory device
JPS5961188A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 不揮発性半導体メモリ装置
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
US4998220A (en) * 1988-05-03 1991-03-05 Waferscale Integration, Inc. EEPROM with improved erase structure
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
JPH0567791A (ja) * 1991-06-20 1993-03-19 Mitsubishi Electric Corp 電気的に書込および消去可能な半導体記憶装置およびその製造方法
US5196722A (en) * 1992-03-12 1993-03-23 International Business Machines Corporation Shadow ram cell having a shallow trench eeprom
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US5495441A (en) * 1994-05-18 1996-02-27 United Microelectronics Corporation Split-gate flash memory cell

Also Published As

Publication number Publication date
US5760436A (en) 1998-06-02
US5643814A (en) 1997-07-01
KR960026895A (ko) 1996-07-22
JP2693932B2 (ja) 1997-12-24
JPH08162550A (ja) 1996-06-21

Similar Documents

Publication Publication Date Title
KR0151623B1 (ko) 이이피롬 셀 및 그 제조방법
KR100395762B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US6803620B2 (en) Non-volatile semiconductor memory device and a method of producing the same
US6028336A (en) Triple polysilicon flash EEPROM arrays having a separate erase gate for each row of floating gates, and methods of manufacturing such arrays
US6888194B2 (en) Nonvolatile semiconductor memory device, manufacturing method thereof, and operating method thereof
KR100395755B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US5923063A (en) Double density V nonvolatile memory cell
JP4418150B2 (ja) スプリットゲート型フラッシュメモリ形成方法
US7951670B2 (en) Flash memory cell with split gate structure and method for forming the same
US5841161A (en) Flash memory and method for fabricating the same
KR0144421B1 (ko) 플레쉬 이.이.피.롬의 제조방법
US7214588B2 (en) Methods of forming memory cells with nonuniform floating gate structures
JPH0536986A (ja) 不揮発性分割ゲートｅｐｒｏｍ記憶セル及びこのセルを得るための自己整合フイールド絶縁法
US5716865A (en) Method of making split gate flash EEPROM cell by separating the tunneling region from the channel
KR20050017582A (ko) 부분 소노스 형 게이트 구조체를 제조하는 방법 및 그것을갖는 비휘발성 메모리 셀 제조 방법
US20040201059A1 (en) Nonvolatile memories with a floating gate having an upward protrusion
US20050067651A1 (en) Nonvolatile memory cell employing a plurality of dielectric nanoclusters and method of fabricating the same
US6159796A (en) Method of forming a non-volatile memory cell having a high coupling capacitance including forming an insulator mask, etching the mask, and forming a u-shaped floating gate
US6265265B1 (en) Flash memory cell and fabricating method thereof
US5793080A (en) Nonvolatile memory device
KR100525448B1 (ko) 플래시 메모리 소자의 제조 방법
KR20010084243A (ko) 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀 및그 제조방법
KR100199369B1 (ko) 비휘발성 메모리 셀 제조 방법
KR0168151B1 (ko) 플래쉬 이이피롬 셀 구조 및 그 제조방법
KR100215835B1 (ko) 플래쉬 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee