KR101394553B1 - 비휘발성 메모리 소자 및 그 형성방법 - Google Patents

비휘발성 메모리 소자 및 그 형성방법 Download PDF

Info

Publication number
KR101394553B1
KR101394553B1 KR1020070113790A KR20070113790A KR101394553B1 KR 101394553 B1 KR101394553 B1 KR 101394553B1 KR 1020070113790 A KR1020070113790 A KR 1020070113790A KR 20070113790 A KR20070113790 A KR 20070113790A KR 101394553 B1 KR101394553 B1 KR 101394553B1
Authority
KR
South Korea
Prior art keywords
active region
semiconductor substrate
insulating film
gate
film
Prior art date
Application number
KR1020070113790A
Other languages
English (en)
Other versions
KR20090047770A (ko
Inventor
유태광
한정욱
김용태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070113790A priority Critical patent/KR101394553B1/ko
Priority to US12/289,297 priority patent/US20090121277A1/en
Publication of KR20090047770A publication Critical patent/KR20090047770A/ko
Priority to US13/064,344 priority patent/US8362545B2/en
Application granted granted Critical
Publication of KR101394553B1 publication Critical patent/KR101394553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 소자 및 그 형성방법이 제공된다. 상기 비휘발성 메모리 소자는 반도체 기판, 상기 반도체 기판에 활성 영역을 정의하며 상기 활성 영역의 상부 측면을 노출하도록 상기 반도체 기판의 상부면보다 낮은 상부면을 가지는 소자분리막, 상기 활성 영역 및 상기 소자분리막을 가로지르는 센스 라인, 및 상기 센스 라인과 이격되며, 상기 활성 영역 및 상기 소자분리막을 가로지르는 워드 라인을 포함한다.
EEPROM, 셀 전류, 워드 라인

Description

비휘발성 메모리 소자 및 그 형성방법{NONVOLATILE MEMORY DEVICE AND METHOD OF FORMING THE SAME}
본 발명은 반도체 메모리 소자 및 그 형성방법에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 소자 및 그 형성방법에 관한 것이다.
상기 비휘발성 메모리 소자는 외부로부터의 전원 공급 없이도 데이터를 계속 보존할 수 있다. 상기 비휘발성 메모리 소자는 마스크 롬(Mask ROM), 이피롬(EPROM), 이이피롬(EEPROM), 플래시(Flash) 메모리 소자 등을 포함한다. 상기 플래시 메모리 소자는 노어(NOR)형 플래시 메모리 소자와 낸드(NAND)형 플래시 메모리 소자를 구분될 수 있다.
도 1은 일반적인 이이피롬의 평면도이다. 도 2 및 도 3은 각각 도 1의 I-I'선 및 Ⅱ-Ⅱ´선을 따라 취한 단면도이다. 도 1, 도 2 및 도 3을 참조하면, 상기 이이피롬은 반도체 기판(11)의 소자분리막(13)에 한정된 활성영역(12)을 포함한다. 소오스 영역(12s), 드레인 영역(12d) 및 부유 확산영역(12f)이 상기 활성 영역에 제공된다. 센스 라인(SL)이 상기 활성영역(12)을 가로지른다. 상기 센스 라인(SL)에 이격된 워드 라인(WL)이 상기 센스 라인(SL)과 평행하게 활성영역(12)을 가로지 른다.
또한, 상기 워드 라인(WL) 및 센스 라인(SL)을 덮는 층간 절연막(30)이 제공된다. 상기 층간 절연막(30)에, 드레인 영역(12d)에 연결되는 비트 라인 콘택 플러그(31)가 제공된다. 상기 층간 절연막(30) 상에, 상기 비트 라인 콘택 플러그(31)와 연결되는 비트 라인(35)이 제공된다. 상기 워드 라인(WL)은 게이트 절연막(14), 제 1 게이트 전극(22), 게이트간 유전막(24) 및 제 2 게이트 전극(26)으로 구성된다. 상기 센스 라인(SL)은 터널 절연막(15), 부유 게이트 전극(21), 게이트 층간 유전막(23) 및 제어 게이트 전극(25)으로 구성된다. 상기 센스 라인(SL)은 상기 드레인 영역(12d)과 상기 부유 확산영역(12f) 사이의 상기 활성영역(12) 상부에 개재되어 배치된다. 상기 워드 라인(WL)은 상기 소오스 영역(12s)과 상기 부유 확산영역(12f) 사이의 활성영역(12) 상부에 개재되어 배치된다.
한편, 반도체 소자가 고집적화됨에 따라, 워드 라인(WL)을 포함하는 트랜지스터의 채널 폭(width)이 감소하고 있다. 이에 따라, 셀 전류가 감소하여 셀의 온/오프를 감지하는 감지 증폭기(sense amplifier)에 부담을 주며, 낮은 전원 전압에 따른 동작 속도의 저하가 문제되고 있다.
본 발명의 목적은 셀 전류가 증가할 수 있는 비휘발성 메모리 소자 및 그 형성방법을 제공하는 것이다.
상기 비휘발성 메모리 소자는 반도체 기판, 상기 반도체 기판에 활성 영역을 정의하며 상기 활성 영역의 상부 측면을 노출하도록 상기 반도체 기판의 상부면보다 낮은 상부면을 가지는 소자분리막, 상기 활성 영역 및 상기 소자분리막을 가로지르는 센스 라인, 및 상기 센스 라인과 이격되며, 상기 활성 영역 및 상기 소자분리막을 가로지르는 워드 라인을 포함한다.
상기 워드 라인은 상기 반도체 기판 상의 게이트 절연막, 및 상기 게이트 절연막 상의 게이트 전극을 포함할 수 있다.
상기 활성 영역 상의 상기 게이트 전극의 하부면은 상기 소자분리막 상의 상기 게이트 전극의 하부면보다 높을 수 있다.
상기 게이트 전극의 일부는 상기 노출된 활성 영역의 상부 측면과 대향할 수 있다.
상기 센스 라인은 상기 반도체 기판 상의 터널 절연막, 상기 터널 절연막 상의 부유 게이트, 상기 부유 게이트 상의 게이트간 절연막, 및 상기 게이트간 절연막 상의 제어 게이트를 포함할 수 있다.
상기 활성 영역 상의 상기 부유 게이트의 하부면은 상기 소자분리막 상의 상 기 부유 게이트의 하부면보다 높을 수 있다.
상기 부유 게이트의 일부는 상기 노출된 활성 영역의 상부 측면과 대향할 수 있다.
상기 센스 라인 및 상기 워드 라인이 가로지르는 상기 활성 영역의 상부면과 측면이 만나는 모서리는 둥글 수 있다.
상기 비휘발성 메모리 소자의 형성방법은 반도체 기판에 활성 영역을 정의하며 상기 활성 영역의 상부 측면을 노출하도록 상기 반도체 기판의 상부면보다 낮은 상부면을 가지는 소자분리막을 형성하는 것, 상기 활성 영역 및 상기 소자분리막을 가로지르는 센스 라인을 형성하는 것, 및 상기 센스 라인과 이격되며, 상기 활성 영역 및 상기 소자분리막을 가로지르는 워드 라인을 형성하는 것을 포함한다.
상기 소자분리막을 형성하는 것은 상기 반도체 기판에 트렌치를 형성하는 것, 상기 트렌치를 채우는 예비 소자분리막을 형성하는 것, 그리고 상기 예비 소자분리막의 일부를 리세스하여 상기 활성 영역의 상부 측면을 노출하는 것을 포함할 수 있다.
상기 예비 소자분리막의 일부는 습식 식각 공정을 진행하여 리세스될 수 있다.
상기 예비 소자분리막은 실리콘 산화막을 포함하며, 상기 습식 식각 공정은 불산(HF)을 포함하는 용액으로 수행될 수 있다.
상기 비휘발성 메모리 소자의 형성방법은 상기 소자분리막을 형성한 후, 상기 센스 라인 및 상기 워드 라인이 가로지르는 상기 활성 영역의 상기 반도체 기판 모서리를 둥글게 만드는 것을 더 포함할 수 있다.
상기 반도체 기판 모서리를 둥글게 만드는 것은 NH4OH, H2O2 및 H2O의 혼합액으로 상기 모서리를 식각하는 것을 포함할 수 있다.
상기 반도체 기판 모서리를 둥글게 만드는 것은 상기 반도체 기판 모서리를 산화시키는 것, 그리고 상기 산화된 모서리를 식각하여 제거하는 것을 포함할 수 있다.
상기 워드 라인을 형성하는 것은 상기 반도체 기판 상에 게이트 절연막을 형성하는 것, 그리고 상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하되, 상기 활성 영역 상의 상기 게이트 전극의 하부면은 상기 소자분리막 상의 상기 게이트 전극의 하부면보다 높게 형성될 수 있다.
본 발명의 실시예에 따르면, 소자분리막의 상부면이 반도체 기판의 상부면보다 낮다. 이에 따라, 워드 라인의 채널 영역이 3차원 구조를 가질 수 있으며, 채널 폭이 증가하여 셀 전류가 증가할 수 있다.
이하, 본 발명의 실시예에 따른 비휘발성 메모리 소자 및 그 형성방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분 히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 크기와 상대적 크기는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 부분, 물질 등을 기술하기 위하여 사용되었지만, 이러한 용어들에 의하여 다양한 부분, 물질 등이 한정되어서는 안 된다. 또한, 이러한 용어들은 단지 어느 소정 부분을 다른 부분과 구별하기 위하여 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제 1 부분으로 언급된 것이 다른 실시예에서는 제 2 부분으로 언급될 수 있다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 형성방법을 설명하기 위한 평면도이다. 도 5a 내지 7a는 도 4의 Ⅲ-Ⅲ´라인을 따라 취해진 단면도들이고, 도 5b 내지 7b는 도 4의 Ⅳ-Ⅳ´라인을 따라 취해진 단면도들이며, 도 8은 도 4의 Ⅴ-Ⅴ´라인을 따라 취해진 단면도이다.
도 5a 및 5b를 참조하면, 반도체 기판(110)이 준비된다. 반도체 기판(110)에 활성 영역(112)을 정의하는 예비 소자분리막(113a)이 형성된다. 상기 예비 소자분리막(113a)을 형성하는 것은, 상기 반도체 기판(110)에 트렌치(trench)를 형성하고, 상기 트렌치를 채우는 절연막을 형성하는 것을 포함할 수 있다. 즉, 예비 소자분리막(113a)은 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation:STI) 방법 으로 형성될 수 있다. 상기 예비 소자분리막(113a)은 실리콘 산화막으로 형성될 수 있다.
도 6a 및 6b를 참조하면, 상기 예비 소자분리막(113a)의 일부를 리세스하여 소자분리막(113)이 형성된다. 상기 소자분리막(113)은 상기 활성 영역(112)의 상부 측면을 노출시키도록 형성된다. 이에 따라, 상기 활성 영역(112)의 반도체 기판(110)은 소자분리막(113)의 상부면으로부터 돌출되도록 형성된다. 상기 예비 소자분리막(113a)의 일부는 습식 식각 공정을 진행하여 리세스될 수 있다. 상기 습식 식각 공정은 불산(HF)을 포함하는 용액으로 수행될 수 있다. 상기 돌출된 반도체 기판(110) 모서리가 둥글게 만들어 수 있다. 상기 반도체 기판(110)이 둥근 모서리(E)를 가지면, 각진 모서리에 전계(electric field)가 집중되는 현상이 방지될 수 있다. 모서리에 전계 집중이 방지됨으로써, 아래에서 설명될 터널 절연막 및 게이트 절연막의 열화를 방지할 수 있다.
상기 반도체 기판(110)의 모서리를 둥글게 만드는 것은 NH4OH, H2O2 및 H2O의 혼합액으로 각진 모서리를 식각하는 것을 포함할 수 있다. 각진 모서리는 반도체 기판(110)의 평탄한 부분보다 많은 식각이 이루어지므로, 둥근 모서리(E)가 형성될 수 있다. 상기 반도체 기판(110)의 모서리를 둥글게 만드는 것은 상기 반도체 기판(110)의 각진 모서리를 산화시키는 것, 그리고 상기 산화된 모서리를 식각하여 제거하는 것을 포함할 수 있다. 상기 각진 모서리는 상대적으로 많이 산화되므로, 둥근 모서리(E)가 형성될 수 있다. 상기 반도체 기판(110)에 포켓 피-웰(pocket p- well,118) 및 포켓 피-웰(118)을 둘러싸는 엔-웰(n-well,117)이 형성될 수 있다.
도 7a 및 7b를 참조하면, 상기 활성 영역(112) 및 상기 소자분리막(113)을 가로지르는 센스 라인(SL) 및 워드 라인(WL)이 형성된다. 상기 센스 라인(SL) 및 상기 워드 라인(WL)이 동시에 패터닝되어 형성될 수 있다. 상기 센스 라인(SL)은 터널 절연막(115), 부유 게이트(121), 제 1 게이트간 절연막(123) 및 제어 게이트(125)가 차례로 적층된 구조로 형성된다. 상기 워드 라인(WL)은 게이트 절연막(114), 제 1 게이트 전극(122), 제 2 게이트간 절연막(124) 및 제 2 게이트 전극(126)이 차례로 적층된 구조로 형성된다. 상기 제 1 게이트 전극(122)과 제 2 게이트 전극(126)은 버팅 콘택(butting contact)에 의하여 연결될 수 있다. 또는, 상기 제 1 게이트 전극(122)은 전압을 인가하기 위한 메탈 콘택(미도시)과 연결될 수 있다.
상기 활성 영역(112) 상의 제 1 게이트 전극(122)의 하부면은 상기 소자분리막(113) 상의 제 1 게이트 전극(122)의 하부면보다 높다. 상기 제 1 게이트 전극(122)의 일부는 상기 노출된 활성 영역(112)의 상부 측면과 대향할 수 있다. 즉, 상기 제 1 게이트 전극(122)이 가로지르는 활성 영역(112)은 3차원 구조를 가지며, 실질적인 유효 채널 폭이 증가하여, 셀 전류가 증가할 수 있다.
도 4 및 8을 참조하면, 상기 워드 라인(WL) 및 센스 라인(SL)이 형성된 후, 이온 주입 공정을 진행하여, 소오스 영역(112s), 드레인 영역(112d) 및 부유 확산 영역(112f)이 형성된다. 상기 워드 라인(WL) 및 센스 라인(SL)을 덮는 층간 절연막(130)을 형성하고, 층간 절연막(130)을 관통하며, 드레인 영역(112d)에 접촉하는 비트 라인 콘택(131)을 형성된다. 상기 층간 절연막(130) 상에 상기 비트 라인 콘택(131)과 접촉하는 비트라인(135)이 형성된다.
도 7a 및 7b를 참조하여, 본 발명의 실시예에 따른 비휘발성 메모리 소자가 설명된다.
반도체 기판(110)에 활성 영역(112)을 정의하며, 상기 반도체 기판(110)의 상부면보다 낮은 상부면을 가지는 소자분리막(113)이 제공된다. 상기 소자분리막(113)은 상기 활성 영역(112)의 상부 측면을 노출시킨다. 상기 소자분리막(113)은 실리콘 산화막을 포함할 수 있다. 상기 활성 영역(112) 및 상기 소자분리막(113)을 가로지르는 센스 라인(SL) 및 워드 라인(WL)이 제공된다.
상기 워드 라인(WL)은 상기 반도체 기판(110) 상의 게이트 절연막(114), 제 1 게이트 전극(122), 제 1 게이트간 절연막(124) 및 제 2 게이트 전극(126)을 포함할 수 있다. 상기 활성 영역(112) 상의 상기 제 1 게이트 전극(122)의 하부면은 상기 소자분리막(113) 상의 상기 제 1 게이트 전극(122)의 하부면보다 높다. 상기 제 1 게이트 전극(122)의 일부는 상기 노출된 활성 영역(112)의 상부 측면과 대향할 수 있다. 즉, 상기 워드 라인(WL)이 가로지르는 활성 영역(112)은 3차원 구조를 가지며, 실질적인 유효 채널 폭이 셀 크기의 증가없이도 확장될 수 있다.
상기 센스 라인(SL)은 상기 반도체 기판(110) 상의 터널 절연막(115), 부유 게이트(121), 제 2 게이트간 절연막(123), 및 제어 게이트(125)를 포함할 수 있다. 상기 활성 영역(112) 상의 부유 게이트(121)의 하부면은 소자분리막(113) 상의 부유 게이트(121)의 하부면보다 높다. 상기 게이트 절연막(114) 및 터널 절연막(115) 은 실리콘 산화막일 수 있다. 상기 제 1, 제 2 게이트 전극(122,126), 부유 게이트(121), 및 제어 게이트(125)는 폴리 실리콘을 포함할 수 있다. 상기 제 1, 제 2 게이트간 절연막(124,123)은 산화막-질화막-산화막(Oxide-Nitride-Oxide:ONO)일 수 있다.
상기 센스 라인(SL) 및 워드 라인(WL)이 가로지르는 활성 영역(112)의 반도체 기판(110) 모서리는 둥글 수 있다. 둥근 모서리에 의하여, 전계 집중이 방지되며 게이트 절연막(114) 및 터널 절연막(115)의 열화가 방지될 수 있다.
도 1 내지 3은 종래기술에 따른 비휘발성 메모리 소자를 설명하기 위한 도면들이다.
도 4 내지 8은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 형성방법을 설명하기 위한 도면들이다.
*도면의 주요부분에 대한 부호의 설명*
112: 활성 영역 113: 소자분리막
114: 게이트 절연막 122: 제 1 게이트 전극

Claims (21)

  1. 반도체 기판;
    상기 반도체 기판에 활성 영역을 정의하며, 상기 활성 영역의 상부 측면을 노출하도록, 상기 반도체 기판의 상부면보다 낮은 상부면을 가지는 소자분리막;
    상기 활성 영역 및 상기 소자분리막을 가로지르는 센스 라인; 및
    상기 센스 라인과 이격되며, 상기 활성 영역 및 상기 소자분리막을 가로지르는 워드 라인을 포함하되,
    상기 워드 라인은, 상기 반도체 기판 상의 게이트 절연막 및 상기 게이트 절연막 상의 게이트 전극을 포함하며,
    상기 센스 라인은, 상기 반도체 기판 상의 터널 절연막, 상기 터널 절연막 상의 부유 게이트, 상기 부유 게이트 상의 게이트간 절연막 및 상기 게이트간 절연막 상의 제어 게이트를 포함하며,
    상기 워드 라인 및 상기 센스 라인은 포켓 p-웰(pocker p-well) 상에 형성되며,
    상기 활성 영역 상의 상기 게이트 전극의 하부면은 상기 소자분리막 상의 상기 게이트 전극의 하부면보다 높으며,
    상기 소자분리막 상의 상기 게이트 전극의 하부면은 상기 활성 영역의 상부면 보다 낮은 비휘발성 메모리 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 게이트 전극의 일부는 상기 노출된 활성 영역의 상부 측면과 대향하며,
    상기 부유 게이트의 일부는 상기 노출된 활성 영역의 상부 측면과 대향하는 비휘발성 메모리 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 청구항 1에 있어서,
    상기 게이트간 절연막 및 상기 제어 게이트는 상기 활성 영역의 상부면 보다 낮은 부분을 갖는 비휘발성 메모리 소자.
  10. 청구항 1에 있어서,
    상기 센스 라인 및 상기 워드 라인이 가로지르는 상기 활성 영역의 상부면과 측면이 만나는 모서리는 둥근 것을 특징으로 하는 비휘발성 메모리 소자.
  11. 반도체 기판에 활성 영역을 정의하며, 상기 활성 영역의 상부 측면을 노출하도록, 상기 반도체 기판의 상부면보다 낮은 상부면을 가지는 소자분리막을 형성하는 것;
    상기 반도체 기판 상에 터널 절연막, 부유 게이트, 게이트간 절연막 및 제어 게이트를 순차적으로 적층하여, 상기 활성 영역 및 상기 소자분리막을 가로지르는 센스 라인을 형성하는 것; 및
    상기 센스 라인과 이격되며, 상기 반도체 기판 상에 게이트 절연막, 게이트 전극을 순차적으로 적층하여, 상기 활성 영역 및 상기 소자분리막을 가로지르는 워드 라인을 형성하는 것을 포함하되,
    상기 워드 라인 및 상기 센스 라인은 포켓 p-웰 상에 형성되며,
    상기 워드 라인을 형성하는 것은:
    상기 반도체 기판 상에 게이트 절연막을 형성하는 것; 그리고
    상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하되, 상기 활성 영역 상의 상기 게이트 전극의 하부면은 상기 소자분리막 상의 상기 게이트 전극의 하부면보다 높게 형성되는 비휘발성 메모리 소자의 형성방법.
  12. 청구항 11에 있어서,
    상기 소자분리막을 형성하는 것은:
    상기 반도체 기판에 트렌치를 형성하는 것;
    상기 트렌치를 채우는 예비 소자분리막을 형성하는 것; 그리고
    상기 예비 소자분리막의 일부를 리세스하여 상기 활성 영역의 상부 측면을 노출하는 것을 포함하는 비휘발성 메모리 소자의 형성방법.
  13. 청구항 12에 있어서,
    상기 예비 소자분리막의 일부는 습식 식각 공정을 진행하여 리세스되며,
    상기 예비 소자분리막은 실리콘 산화막을 포함하며,
    상기 습식 식각 공정은 불산(HF)을 포함하는 용액으로 수행되는 비휘발성 메모리 소자의 형성방법.
  14. 삭제
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    청구항 11에 있어서,
    상기 소자분리막을 형성한 후,
    상기 센스 라인 및 상기 워드 라인이 가로지르는 상기 활성 영역의 상기 반도체 기판 모서리를 둥글게 만드는 것을 더 포함하되,
    상기 반도체 기판 모서리를 둥글게 만드는 것은:
    NH4OH, H2O2 및 H2O의 혼합액으로 상기 모서리를 식각하는 것을 포함하는 비휘발성 메모리 소자의 형성방법.
  16. 삭제
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    청구항 15에 있어서,
    상기 반도체 기판 모서리를 둥글게 만드는 것은:
    상기 반도체 기판 모서리를 산화시키는 것; 그리고
    상기 산화된 모서리를 식각하여 제거하는 것을 포함하는 비휘발성 메모리 소자의 형성방법.
  18. 삭제
  19. 청구항 1에 있어서,
    상기 제어 게이트는 상기 소자 분리막의 중앙에 정렬되는 돌출부를 포함하되,
    상기 게이트간 절연막은 상기 제어 게이트의 돌출부 및 상기 소자 분리막 사이에 배치되는 비휘발성 메모리 소자.
  20. 청구항 1에 있어서,
    상기 게이트간 절연막은 상기 소자 분리막에 직접 접하며,
    상기 터널 절연막은 상기 소자 분리막과 상기 게이트간 절연막의 측면에 직접 접하는 비휘발성 메모리 소자.
  21. 청구항 1에 있어서,
    상기 기판에 n-웰(n-well)을 더 포함하되,
    상기 p-웰은 상기 n-웰 내에 형성되며,
    상기 센스 라인의 불순물 영역들 및 상기 워드 라인의 불순물 영역들은 상기 p-웰 내에 형성되는 비휘발성 메모리 소자.
KR1020070113790A 2007-11-08 2007-11-08 비휘발성 메모리 소자 및 그 형성방법 KR101394553B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070113790A KR101394553B1 (ko) 2007-11-08 2007-11-08 비휘발성 메모리 소자 및 그 형성방법
US12/289,297 US20090121277A1 (en) 2007-11-08 2008-10-24 Nonvolatile memory device and method of manufacturing the same
US13/064,344 US8362545B2 (en) 2007-11-08 2011-03-21 Nonvolatile memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113790A KR101394553B1 (ko) 2007-11-08 2007-11-08 비휘발성 메모리 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20090047770A KR20090047770A (ko) 2009-05-13
KR101394553B1 true KR101394553B1 (ko) 2014-05-14

Family

ID=40622905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113790A KR101394553B1 (ko) 2007-11-08 2007-11-08 비휘발성 메모리 소자 및 그 형성방법

Country Status (2)

Country Link
US (2) US20090121277A1 (ko)
KR (1) KR101394553B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140024724A (ko) * 2012-08-21 2014-03-03 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576949B1 (en) * 1999-08-30 2003-06-10 Advanced Micro Devices, Inc. Integrated circuit having optimized gate coupling capacitance
KR100481856B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 이이피롬 및 마스크롬을 구비하는 반도체 장치 및 그 제조방법
KR100655291B1 (ko) * 2005-03-14 2006-12-08 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조방법
US20070132004A1 (en) * 2005-10-14 2007-06-14 Naoki Yasuda Nonvolatile semiconductor memory device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151623B1 (ko) * 1994-12-07 1998-10-01 문정환 이이피롬 셀 및 그 제조방법
US6008089A (en) * 1997-12-24 1999-12-28 United Semiconductor Corp. Method of fabricating a split gate flash memory device
KR19990061345A (ko) 1997-12-31 1999-07-26 윤종용 불휘발성 반도체 메모리 소자 및 그 제조방법
US6159801A (en) * 1999-04-26 2000-12-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6329245B1 (en) * 1999-12-20 2001-12-11 Chartered Semiconductor Manufacturing Ltd. Flash memory array structure with reduced bit-line pitch
US6936885B2 (en) * 2000-01-17 2005-08-30 Samsung Electronics Co., Ltd. NAND-type flash memory devices and methods of fabricating the same
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
TW546778B (en) 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
JP2003037193A (ja) * 2001-07-25 2003-02-07 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR100423075B1 (ko) * 2001-12-19 2004-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US6720611B2 (en) * 2002-01-28 2004-04-13 Winbond Electronics Corporation Fabrication method for flash memory
JP4102112B2 (ja) * 2002-06-06 2008-06-18 株式会社東芝 半導体装置及びその製造方法
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
KR100475081B1 (ko) 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
US6743675B2 (en) * 2002-10-01 2004-06-01 Mosel Vitelic, Inc. Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
US6649489B1 (en) * 2003-02-13 2003-11-18 Taiwan Semiconductor Manufacturing Company Poly etching solution to improve silicon trench for low STI profile
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
US7253493B2 (en) * 2004-08-24 2007-08-07 Micron Technology, Inc. High density access transistor having increased channel width and methods of fabricating such devices
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
KR100556527B1 (ko) * 2004-11-04 2006-03-06 삼성전자주식회사 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법
US7572705B1 (en) * 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US7514742B2 (en) * 2005-10-13 2009-04-07 Macronix International Co., Ltd. Recessed shallow trench isolation
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
JP4909733B2 (ja) * 2006-12-27 2012-04-04 株式会社東芝 半導体記憶装置
US7649779B2 (en) * 2007-05-15 2010-01-19 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit; memory modules; computing systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576949B1 (en) * 1999-08-30 2003-06-10 Advanced Micro Devices, Inc. Integrated circuit having optimized gate coupling capacitance
KR100481856B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 이이피롬 및 마스크롬을 구비하는 반도체 장치 및 그 제조방법
KR100655291B1 (ko) * 2005-03-14 2006-12-08 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조방법
US20070132004A1 (en) * 2005-10-14 2007-06-14 Naoki Yasuda Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
KR20090047770A (ko) 2009-05-13
US20090121277A1 (en) 2009-05-14
US8362545B2 (en) 2013-01-29
US20120068249A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
US6768161B2 (en) Semiconductor device having floating gate and method of producing the same
KR100481871B1 (ko) 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
US6815759B2 (en) Semiconductor memory with floating gate type FET
KR100643829B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US7553725B2 (en) Nonvolatile memory devices and methods of fabricating the same
US7408230B2 (en) EEPROM device having first and second doped regions that increase an effective channel length
KR101787488B1 (ko) 비휘발성 메모리 장치 및 이의 제조 방법
KR100879733B1 (ko) 비휘발성 메모리 장치 및 그 형성 방법
EP3982394B1 (en) Split-gate, twin-bit non-volatile memory cell
US6337245B1 (en) Method for fabricating flash memory device and flash memory device fabricated thereby
US20040033664A1 (en) Semiconductor device having electrically erasable programmable read-only memory (EEPROM) and Mask-ROM and method of fabricating the same
US20070132005A1 (en) Electrically Erasable and Programmable Read Only Memories Including Variable Width Overlap Regions and Methods of Fabricating the Same
US9171962B2 (en) Semiconductor device and method of manufacturing the same
KR100456702B1 (ko) 플로팅 게이트를 갖는 비휘발성 기억 셀들 및 그 형성방법
KR100669347B1 (ko) 반도체 소자 및 그 형성 방법
KR20050005304A (ko) 이이피롬 소자 및 그 제조방법
KR101394553B1 (ko) 비휘발성 메모리 소자 및 그 형성방법
KR100683389B1 (ko) 플래시 메모리의 셀 트랜지스터 및 그 제조 방법
KR100795907B1 (ko) 이이피롬 소자 및 그 형성 방법
WO2022071979A1 (en) Split-gate, 2-bit non-volatile memory cell with erase gate disposed over word line gate, and method of making same
KR102075004B1 (ko) 비휘발성 메모리 장치
JP2010034289A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20090047774A (ko) 비휘발성 메모리 소자 및 그 형성방법
KR20060062554A (ko) 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법
KR20030006962A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee