KR100481871B1 - 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 - Google Patents
플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 Download PDFInfo
- Publication number
- KR100481871B1 KR100481871B1 KR10-2002-0081790A KR20020081790A KR100481871B1 KR 100481871 B1 KR100481871 B1 KR 100481871B1 KR 20020081790 A KR20020081790 A KR 20020081790A KR 100481871 B1 KR100481871 B1 KR 100481871B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- floating
- pattern
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 307
- 239000011229 interlayer Substances 0.000 claims description 53
- 239000012535 impurity Substances 0.000 claims description 44
- 238000009792 diffusion process Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 27
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 12
- 238000010168 coupling process Methods 0.000 abstract description 12
- 238000005859 coupling reaction Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (19)
- 반도체기판에 형성되어 활성영역을 한정하는 소자분리막;상기 활성영역 상부에 배치되되, 복수개의 제1 도전막 패턴들 및 복수개의 제2 도전막 패턴들이 교대로 적층된 구조의 플로팅 게이트; 및상기 플로팅 게이트 및 상기 활성영역 사이에 개재된 제1 절연막을 포함하되,상기 제1 및 제2 도전막 패턴들 중에 하나는 도핑된 폴리실리콘막(doped poly-Si layer)으로 이루어지고, 다른 하나는 도핑된 실리콘게르마늄막(doped SiGe layer)으로 이루어지고,상기 도핑된 폴리실리콘막은 돌출되어 상기 플로팅 게이트 측벽의 볼록한 부분을 이루고, 상기 도핑된 실리콘게르마늄막은 상기 플로팅 게이트 측벽의 오목한 부분을 이루어 상기 플로팅 게이트의 측벽은 요철 형태인 것을 특징으로 하는 비휘발성 기억 셀.
- 제 1 항에 있어서,상기 플로팅 게이트는 상기 도핑된 폴리실리콘막 및 상기 도핑된 실리콘게르마늄막의 식각선택비를 이용하여 형성된 것을 특징으로 하는 비휘발성 기억 셀.
- 삭제
- 제 1 항 또는 제 2 항에 있어서,상기 플로팅 게이트 상부에 배치되되, 상기 활성영역을 가로지르는 제어 게이트 전극; 및상기 제어 게이트 전극 및 상기 플로팅 게이트 사이에 개재된 게이트 층간 유전막 패턴을 더 포함하되, 상기 게이트 층간 유전막 패턴 및 상기 제어 게이트 전극은 상기 플로팅 게이트의 상부면 및 상기 요철형태의 측벽 상에 배치되는 것을 특징으로 하는 비휘발성 기억 셀.
- 제 4 항에 있어서,상기 제어 게이트 전극 양측의 상기 활성영역에 형성된 한 쌍의 불순물확산층들을 더 포함하는 것을 특징으로 하는 비휘발성 기억 셀.
- 제 4 항에 있어서,상기 제어 게이트 전극 일측의 상기 활성영역 상을 가로지르는 선택 게이트 패턴;상기 선택 게이트 패턴 및 상기 제어 게이트 전극 사이의 활성영역 내에 배치된 플로팅 불순물확산층; 및상기 선택 게이트 패턴의 상기 플로팅 불순물확산층에 대향된 측의 활성영역 및 상기 플로팅 게이트의 상기 플로팅 불순물확산층에 대향된 측의 활성영역에 각각 형성된 불순물확산층을 더 포함하되, 상기 플로팅 불순물확산층의 일부분 및 상기 플로팅 게이트의 일부분은 중첩되는 것을 특징으로 하는 비휘발성 기억 셀.
- 제 6 항에 있어서,상기 플로팅 게이트 하부면의 소정영역 및 그 아래의 활성영역을 포함하는 터널창 영역; 및상기 터널창 영역 내에 상기 플로팅 게이트 및 상기 활성영역 사이에 개재된 제2 절연막을 더 포함하되, 상기 터널창 영역은 상기 플로팅 게이트 및 상기 플로팅 불순물확산층의 중첩된 영역 내에 위치하고, 상기 제2 절연막은 상기 제1 절연막에 비하여 얇은 두께를 갖는 것을 특징으로 하는 비휘발성 기억 셀.
- 제 6 항에 있어서,상기 선택 게이트 패턴은 적층된 제1 선택 게이트 전극, 선택 게이트 유전막 패턴 및 제2 선택 게이트 전극으로 구성되되, 상기 제1 선택 게이트 전극은 상기 플로팅 게이트와 동일한 물질막으로 이루어지고, 상기 선택 게이트 유전막 패턴은 상기 게이트 유전막 패턴과 동일한 물질막으로 이루어지며, 상기 제2 선택 게이트 전극은 상기 제어 게이트 전극과 동일한 물질막으로 이루어지는 것을 특징으로 하는 비휘발성 기억 셀.
- 반도체 기판에 소자분리막을 형성하여 활성영역을 한정하는 단계;상기 활성영역 상에 제1 절연막을 형성하는 단계;상기 제1 절연막을 갖는 반도체기판 전면상에 복수개의 제1 도전막들 및 복수개의 제2 도전막들이 교대로 적층된 구조를 갖는 게이트 도전막을 형성하는 단계; 및상기 게이트 도전막을 등방성 식각을 포함하는 패터닝 공정을 진행하여 요철 형태의 측벽을 갖는 플로팅 게이트를 형성하는 단계를 포함하되, 상기 등방성 식각은 상기 제1 및 제2 도전막들에 대하여 식각선택비를 갖고,상기 제1 도전막 및 상기 제2 도전막 중 하나는 도핑된 폴리실리콘막으로 형성하고, 다른 하나는 도핑된 실리콘게르마늄막으로 형성하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 삭제
- 제 9 항에 있어서,상기 등방성 식각은 HeO2 가스를 포함하는 식각가스를 사용하는 건식식각을 사용하되, 상기 식각가스는 상기 도핑된 폴리실리콘막에 비하여 상기 도핑된 실리콘게르마늄막을 더 빨리 식각하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 9 항 또는 제 11 항에 있어서,상기 도핑된 폴리실리콘막 및 상기 도핑된 실리콘게르마늄막은 인시츄(in-situ) 방식으로 도핑하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 9 항 또는 제 11 항에 있어서,상기 플로팅 게이트 상에 배치된 게이트 층간 유전막 패턴 및 제어 게이트 전극을 형성하는 단계를 더 포함하되, 상기 게이트 층간 유전막 패턴 및 상기 제어 게이트 전극은 상기 플로팅 게이트의 상부면 및 상기 요철형태의 측벽 상에 형성되는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 13 항에 있어서,상기 플로팅 게이트, 상기 게이트 층간 유전막 패턴 및 제어 게이트 전극을 형성하는 단계는,상기 게이트 도전막을 이방성 식각으로 패터닝하여 예비 게이트 도전막 패턴을 형성하는 단계;상기 예비 게이트 도전막 패턴의 측벽을 상기 등방성 식각으로 식각하여 요철형태의 측벽을 갖는 게이트 도전막 패턴을 형성하는 단계; 및상기 게이트 도전막 패턴을 갖는 반도체기판 전면 상에 게이트 층간 유전막 및 제어 게이트 전극막을 차례로 형성하는 단계; 및상기 제어 게이트 전극막, 상기 게이트 층간 유전막 및 상기 게이트 도전막 패턴를 연속적으로 패터닝하여 차례로 적층된 플로팅 게이트, 게이트 층간 유전막 패턴 및 상기 활성영역을 가로지르는 제어 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 14 항에 있어서,상기 제어 게이트 전극을 형성한 후에,상기 제어 게이트 전극 양측의 활성영역에 불순물확산층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 13 항에 있어서,상기 제어 게이트 전극 일측의 상기 활성영역 상을 가로지르는 선택 게이트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 16 항에 있어서,상기 플로팅 게이트, 상기 게이트 층간 유전막 패턴, 상기 제어 게이트 전극 및 상기 선택 게이트 패턴을 형성하는 단계는,상기 게이트 도전막을 이방성 식각으로 패터닝하여 예비 게이트 도전막 패턴을 형성하는 단계;상기 예비 게이트 도전막 패턴의 측벽을 상기 등방성 식각으로 식각하여 요철형태를 갖는 게이트 도전막 패턴을 형성하는 단계;상기 게이트 도전막 패턴을 갖는 반도체기판 전면 상에 제어 게이트 유전막 및 제어 게이트 전극막을 차례로 형성하는 단계;상기 제어 게이트 전극막, 상기 게이트 층간 유전막 및 상기 게이트 도전막 패턴을 연속적으로 패터닝하여 차례로 적층된 플로팅 게이트, 게이트 층간 유전막 패턴 및 제어 게이트 전극을 형성함과 동시에, 상기 제어 게이트 전극 일측의 상기 활성영역 상을 가로지르는 선택 게이트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 16 항에 있어서,상기 제1 절연막을 형성하기 전에,상기 활성영역의 소정영역에 플로팅 불순물확산층을 형성하는 단계를 더 포함하되, 상기 플로팅 게이트 및 상기 선택 게이트 패턴은 상기 플로팅 불순물확산층의 양측에 형성되고, 상기 플로팅 게이트의 일부분이 상기 플로팅 불순물확산층의 일부분과 중첩되는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
- 제 18 항에 있어서,상기 제1 절연막을 형성한 후에, 상기 게이트 도전막 형성 전에,상기 제1 절연막을 패터닝하여 상기 플로팅 불순물확산층의 소정영역을 노출시키는 단계; 및상기 노출된 플로팅 불순물확산층 상에 제2 절연막을 형성하는 단계를 더 포함하되, 상기 제2 절연막은 상기 제1 절연막의 두께에 비하여 얇은 두께를 갖도록 형성하고, 상기 제2 절연막은 상기 플로팅 게이트 및 상기 플로팅 불순물확산층의 중첩된 영역 내에 위치하는 것을 특징으로 하는 비휘발성 기억 셀의 형성방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0081790A KR100481871B1 (ko) | 2002-12-20 | 2002-12-20 | 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 |
US10/669,795 US6943403B2 (en) | 2002-12-20 | 2003-09-23 | Non-volatile memory cells having floating gate and method of forming the same |
JP2003383680A JP2004207695A (ja) | 2002-12-20 | 2003-11-13 | フローティングゲートを有する不揮発性記憶セル及びその形成方法 |
US11/183,409 US7338859B2 (en) | 2002-12-20 | 2005-07-18 | Non-volatile memory cells having floating gate and method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0081790A KR100481871B1 (ko) | 2002-12-20 | 2002-12-20 | 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040055172A KR20040055172A (ko) | 2004-06-26 |
KR100481871B1 true KR100481871B1 (ko) | 2005-04-11 |
Family
ID=32588848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0081790A KR100481871B1 (ko) | 2002-12-20 | 2002-12-20 | 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6943403B2 (ko) |
JP (1) | JP2004207695A (ko) |
KR (1) | KR100481871B1 (ko) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3964828B2 (ja) * | 2003-05-26 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
JP3845073B2 (ja) * | 2003-05-27 | 2006-11-15 | 株式会社東芝 | 半導体装置 |
KR100559995B1 (ko) * | 2003-07-31 | 2006-03-13 | 동부아남반도체 주식회사 | 플래쉬메모리 소자의 플로팅게이트 제조방법 |
KR101051806B1 (ko) * | 2004-12-30 | 2011-07-25 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 셀 제조 방법 |
US8023302B2 (en) * | 2005-01-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
EP1854140A4 (en) * | 2005-02-10 | 2008-06-04 | Semiconductor Energy Lab | MEMORY ELEMENT AND SEMICONDUCTOR DEVICE |
JP4488947B2 (ja) * | 2005-04-08 | 2010-06-23 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
US7811891B2 (en) * | 2006-01-13 | 2010-10-12 | Freescale Semiconductor, Inc. | Method to control the gate sidewall profile by graded material composition |
US7452777B2 (en) * | 2006-01-25 | 2008-11-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFET structure and method of manufacture |
EP1818989A3 (en) * | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
EP1837900A3 (en) * | 2006-03-21 | 2008-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
KR101488516B1 (ko) * | 2006-03-21 | 2015-02-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
EP1837917A1 (en) * | 2006-03-21 | 2007-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
US7786526B2 (en) * | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
EP1840947A3 (en) | 2006-03-31 | 2008-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
US8022460B2 (en) * | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
KR100803663B1 (ko) * | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP4250642B2 (ja) * | 2006-08-16 | 2009-04-08 | 株式会社東芝 | 不揮発性半導体メモリ |
KR100772905B1 (ko) * | 2006-11-01 | 2007-11-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
KR100855990B1 (ko) | 2007-03-27 | 2008-09-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US8686487B2 (en) * | 2007-06-14 | 2014-04-01 | Micron Technology, Inc. | Semiconductor devices and electronic systems comprising floating gate transistors |
KR100941619B1 (ko) * | 2008-02-04 | 2010-02-11 | 경북대학교 산학협력단 | 고성능 낸드 플래시 메모리 셀 스트링 및 셀 소자 및스위칭 소자 |
CN101465381A (zh) * | 2009-01-05 | 2009-06-24 | 上海宏力半导体制造有限公司 | 存储器 |
JP2010272675A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 半導体記憶装置 |
CN102088000B (zh) * | 2009-12-04 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | Eeprom的存储单元及其制造方法 |
CN102364689B (zh) * | 2011-10-20 | 2013-09-18 | 北京大学 | 一种闪存器件的浮栅结构及其制备方法 |
US9240494B2 (en) * | 2012-08-15 | 2016-01-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating semiconductor device |
CN103794564B (zh) * | 2012-10-26 | 2016-12-21 | 李迪 | 一种半导体结构及其制造方法 |
US9153668B2 (en) * | 2013-05-23 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tuning tensile strain on FinFET |
TW201513341A (zh) * | 2013-08-01 | 2015-04-01 | Efficient Power Conversion Corp | 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極 |
US9548369B2 (en) * | 2015-03-26 | 2017-01-17 | Macronix International Co., Ltd. | Memory device and method of manufacturing the same |
FR3054723A1 (fr) * | 2016-07-27 | 2018-02-02 | Stmicroelectronics (Rousset) Sas | Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite |
KR20200102357A (ko) | 2019-02-20 | 2020-08-31 | 에이에스엠 아이피 홀딩 비.브이. | 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법 |
US11121223B2 (en) * | 2019-11-15 | 2021-09-14 | Micron Technology, Inc. | Control gate structures for field-effect transistors |
US20230058110A1 (en) * | 2021-08-18 | 2023-02-23 | Globalfoundries Singapore Pte. Ltd. | Non-volatile memory devices with multi-layered floating gates |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334577A (ja) | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR970018737A (ko) | 1995-09-14 | 1997-04-30 | 김주용 | 플래쉬 이이피롬 셀 및 그 제조방법 |
US6136653A (en) * | 1998-05-11 | 2000-10-24 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
KR100351051B1 (ko) * | 2000-02-24 | 2002-09-05 | 삼성전자 주식회사 | 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀의 제조 방법 |
US6727545B2 (en) * | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
-
2002
- 2002-12-20 KR KR10-2002-0081790A patent/KR100481871B1/ko active IP Right Grant
-
2003
- 2003-09-23 US US10/669,795 patent/US6943403B2/en not_active Expired - Lifetime
- 2003-11-13 JP JP2003383680A patent/JP2004207695A/ja active Pending
-
2005
- 2005-07-18 US US11/183,409 patent/US7338859B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20050250283A1 (en) | 2005-11-10 |
US6943403B2 (en) | 2005-09-13 |
US7338859B2 (en) | 2008-03-04 |
JP2004207695A (ja) | 2004-07-22 |
KR20040055172A (ko) | 2004-06-26 |
US20040119110A1 (en) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100481871B1 (ko) | 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 | |
KR100598109B1 (ko) | 비휘발성 기억 소자 및 그 형성 방법 | |
US20030001196A1 (en) | Non-volatile memory device and method of fabricating the same | |
US6617638B2 (en) | Tapered floating gate with nitride spacers to prevent reverse tunneling during programming in a split gate flash | |
KR100454132B1 (ko) | 비휘발성 기억소자 및 그 형성방법 | |
KR100454135B1 (ko) | 비휘발성 기억소자의 형성방법 | |
US7183157B2 (en) | Nonvolatile memory devices | |
JP2000150676A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR100593749B1 (ko) | 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자 | |
US20040185616A1 (en) | Nonvolatile memories and methods of fabrication | |
KR100824400B1 (ko) | 비휘발성 기억 소자 및 그 형성 방법 | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
KR100795907B1 (ko) | 이이피롬 소자 및 그 형성 방법 | |
JP2004111892A (ja) | フラッシュメモリ装置及びその製造方法ならびにフラッシュメモリ装置用トランジスタ | |
KR100486075B1 (ko) | 트렌치 구조의 플래시 메모리 셀과 그 제조 방법 | |
KR100519790B1 (ko) | 스플릿 게이트형 플래쉬 메모리 셀 및 그 제조방법 | |
US20070181914A1 (en) | Non-volatile memory device and method of fabricating the same | |
KR20060080457A (ko) | 부유 게이트를 갖는 비휘발성 메모리 셀들 및 그 형성 방법 | |
KR100279001B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
KR19980053139A (ko) | 플래쉬 메모리 제조방법 | |
US7968405B2 (en) | Nonvolatile memory devices and methods of manufacturing the same | |
KR20040100688A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
KR20040082782A (ko) | 비휘발성 기억 소자 | |
TW202036872A (zh) | 積體電路及其製造方法 | |
KR20040040693A (ko) | 트렌치 소자분리막을 갖는 반도체 소자의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 15 |