CN103794564B - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN103794564B
CN103794564B CN201210418548.9A CN201210418548A CN103794564B CN 103794564 B CN103794564 B CN 103794564B CN 201210418548 A CN201210418548 A CN 201210418548A CN 103794564 B CN103794564 B CN 103794564B
Authority
CN
China
Prior art keywords
floating boom
insulating barrier
substrate
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210418548.9A
Other languages
English (en)
Other versions
CN103794564A (zh
Inventor
李迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210418548.9A priority Critical patent/CN103794564B/zh
Publication of CN103794564A publication Critical patent/CN103794564A/zh
Application granted granted Critical
Publication of CN103794564B publication Critical patent/CN103794564B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Abstract

本发明提供了一种半导体结构的制造方法，该方法包括以下步骤：a)提供衬底，所述衬底包括第一方向和第二方向；b)在所述衬底上形成栅堆叠，所述栅堆叠依次包括第一绝缘层和浮栅；c)在所述第一方向对浮栅进行刻蚀，使得所述浮栅的侧壁在第一方向上形成至少两个凹陷；d)在浮栅上淀积形成第二绝缘层和控制栅，所述第二绝缘层和控制栅在第一方向覆盖所述浮栅的侧面；e)在第二方向上对所述浮栅进行刻蚀，使得所述浮栅的侧壁在第二方向形成至少两个凹陷；f)在堆叠栅两侧形成源/漏区。相应的，本发明还提供了一种半导体结构。本发明可以降低相邻两列单元间的电容耦合，并且加强控制栅和浮栅之间的电容耦合。

Description

一种半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法。
背景技术
EEPROM(电可擦写可编程只读存储器)是可用户更改的只读存储器(ROM)，其可通过高于普通电压的作用来擦除和重编程(重写)。不像EPROM芯片，EEPROM不需从计算机中取出即可修改。在一个EEPROM中，当计算机在使用的时候是可频繁地重编程的，因此EEPROM的应用越来越广泛。
EEPROM采用双层栅(二层多晶硅)结构，即在常规的MOS管的硅栅下面又增加一层多晶硅栅，这层硅栅不和外界相连，完全被绝缘层材料(比如二氧化硅，氮化硅等)和周围隔离，这层硅栅就叫浮栅。浮栅中的电荷可以通过载流子(一般是电子)进出浮栅来改变，在控制栅加电压，衬底中的电子在电压的作用下经过氧化层转移到浮栅中。浮栅中电荷数量将影响MOS管的阈值电压，比如浮栅中有电子的注入时，对于n型MOS管来说，阈值电压被提升。不同的阈值电压对应于不同的存储状态。随着现代技术的发展，人们对存储器容量的要求越来越高，所以存储器密度越来越大，相应的存储单元间的距离就变得越来越小。当此距离小到一定程度时，相邻存储单元间的电容耦合作用的问题就变得突出出来，它会造成相邻存储单元间的阈值电压不稳定或不确定，这严重限制了存储密度的进一步提升，所以亟需找到一个办法来解决这个问题。
发明内容
本发明提供了一种可以解决上述问题的半导体结构及其制造方法。
根据本发明的一个方面，提供了一种半导体结构的制造方法，该方法包括以下步骤：
a)提供衬底(100)，所述衬底(100)包括第一方向和第二方向；
b)在所述衬底(100)上形成栅堆叠，所述栅堆叠依次包括第一绝缘层(110)和浮栅；
c)在所述第一方向对浮栅进行刻蚀，使得所述浮栅的侧壁在第一方向上形成至少两个凹陷；
d)在浮栅上淀积形成第二绝缘层(170)和控制栅(180)，所述第二绝缘层(170)和控制栅(180)在第一方向覆盖所述浮栅的侧面；
e)在第二方向上对所述浮栅进行刻蚀，使得所述浮栅的侧壁在第二方向形成至少两个凹陷；
f)在堆叠栅两侧形成源/漏区(310)。
根据本发明的另一个方面，还提供了一种半导体结构，包括：
衬底(100)，所述衬底(100)包括第一方向和第二方向；
栅堆叠，位于所述衬底(100)之上，所述栅堆叠由第一绝缘层(110)和浮栅、第二绝缘层(170)和控制栅(180)从下往上依次堆叠而成；
所述浮栅侧面在所述第一方向和第二方向上分别具有两个以上的凹陷；
源/漏区(310)，位于所述栅堆叠在第二方向两侧的衬底(100)中。
与现有技术相比，本发明在位线方向将浮栅侧壁刻蚀成两个以上的凹陷形状，可以降低单元间的电容耦合，而在字线方向通过用第二绝缘层和控制栅包裹住侧面凸凹形状的浮栅可以加强控制栅和浮栅之间的电容耦合。通过以上方法，可以有效的降低相邻存储单元之间的寄生耦合效应，有利于进一步减小存储单元间距离以及增加电路集成规模。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为根据本发明的实施例的半导体结构制造方法的流程图；
图2至图18为按照图1所示流程制造半导体结构的各个阶段的示意图；
其中，图2、图3、图6、图7、图8、图10、图11、图12、图13、 图14为字线方向截取的剖面示意图；
图16、图17、图18为位线方向截取的剖面示意图；
图4、图5、图9、图14、图15为俯视图。
具体实施方式
下面详细描述本发明的实施例。
所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
根据本发明的一个方面，提供了一种半导体结构的制造方法，特别是一种存储器件的制造方法。下面，将结合图2至图18通过本发明的一个实施例对图1形成半导体结构的方法进行具体描述。如图1所示，本发明所提供的制造方法包括以下步骤：
在步骤S101中，提供衬底100，所述衬底100包括字线和位线两个方向，所述字线和位线两个方向通常相互垂直。多条字线在字线方向上连接存储单元阵列，多条位线在位线方向上连接所述存储单元阵列。当选中其中一条字线和位线时，可以读取与所述字线和位线交叉处与被选中字线和位线连接的存储单元。
所述存储器件的具体制造方法如下，如图2所示，首先提供衬底100。在本实施例中，所述衬底100为硅衬底，例如硅晶片。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。在其他实施例中，所述衬底100可以包括其他基本半导体，如Ⅲ‐Ⅴ族 材料，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400μm‐800μm的厚度范围内。
我们给所述的衬底100规定字线和位线两个方向，如图4所示，在接下来的叙述中，我们会在这两个方向上对整个制造流程进行详细的叙述。
在步骤S102中，在所述衬底100上形成栅堆叠，所述栅堆叠依次包括第一绝缘层110和浮栅。
具体的，如图2所示，首先在所述衬底100上淀积一层第一绝缘层110，可选用的淀积方法包括PVD、CVD、ALD、PLD、MOCVD、PEALD、溅射、分子束淀积(MBE)等，或者直接用热氧化的方法在衬底(100)上生长一层氧化物。
之后在所述第一绝缘层110上生成浮栅，具体制作方法为在第一绝缘层110上依次淀积形成至少五层材料层，例如包括：第一导电层120、半导体层130、138、导电材料层135和第二导电层140，其中第一导电层120和第二导电层140也可以用半导体材料层代替。如图3所示。所述第一导电层120、导电材料层135和第二导电层140的材料为Poly‐Si、Ti、Co、Ni、Al、W、合金、金属硅化物或其组合；所述半导体层130和138的材料相对于第一导电层120、导电材料层135、第二导电层140具有刻蚀选择性。半导体层130和138例如可以为硅锗，调节硅锗的比例可控制半导体层130和138的刻蚀速率。这是为接下来的刻蚀步骤做准备。所述浮栅层总厚度为50‐80nm，其中半导体层130和138的厚度之和占浮栅层总厚度的40～60％。
第二导电层140淀积形成之后，需要再对其进行刻蚀，首先在其上涂覆光刻胶150，如图4所示。之后以光刻胶150为掩膜对第一绝缘层110和浮栅层进行图形化刻蚀，直至未被光刻胶覆盖的部分裸露出衬底100，俯视图如图5所示，沿着字线方向的剖面图如图6所示。具体刻蚀方法可选用干法刻蚀如反应离子刻蚀RIE或湿法刻蚀。
在本发明的一个实施例中，在刻蚀第一绝缘层110和浮栅层，裸露出衬底100之后，再用光刻胶构图，继续对衬底100局部进行刻蚀，如图7 所示，刻蚀深度为100‐300nm。可将位于浮栅层表面和衬底上的光刻胶移除，之后在所述沟槽内回填氧化物，直至高度略高于第一绝缘层110的位置停止，以形成浅沟槽隔离结构160，俯视图如图9所示，其剖面图如图8所示，图8的剖面为沿着图9中的A‐A线截取的剖面。
在步骤S103中，在所述字线方向对浮栅侧面进行选择性刻蚀，使得浮栅字线方向上的侧面具有至少两个凹陷，以增大浮栅与之后形成的控制栅之间耦合的表面面积。
具体的，要根据之前选定的五层浮栅层的材料来选择相应的刻蚀方法来对半导体层130、138进行选择性刻蚀，如图10所示。这时半导体层130、138相对于第一和第二导电层120和140以及导电材料层135的刻蚀速度较快，因此半导体层130、138相对于第一和第二导电层120和140和导电材料层135形成凹陷，而第一和第二导电层120和140和导电材料层135相对于半导体层130、138突起。
但是，在后续的工艺处理中，比如湿法清洗、化学机械平坦化等，当凹陷处的半导体层130尺寸过小而导致机械强度弱时，容易发生断裂，为解决此问题本发明还提供了另外一个实施例。如图11所示，通过从上到下进行不同比例的硅锗组合改变其腐蚀速率，上部的半导体层138锗浓度比下部的半导体层130高则腐蚀速率快，可以形成梯形台。此下宽上窄的梯形台，可以增加浮栅下端的机械强度，在后续的工艺处理中，半导体层130处的凹陷较小将不容易断裂。
在步骤S104中，在刻蚀后的浮栅上淀积形成第二绝缘层170和控制栅180，所述第二绝缘层170和控制栅180在字线方向包裹住浮栅。
具体的，在浮栅表面和侧面形成第二绝缘层170，所述第二绝缘层170在字线方向包裹住浮栅。所述第二绝缘层170可以由三层组成，分别为氧化物层、氮化物层和氧化物层。
在所述第二绝缘层170形成之后，再在其上淀积形成一层控制栅180，所述控制栅180要包裹住浮栅和第二绝缘层170，剖面图如图13所示，俯视图如图14所示。材料为导电材料Poly‐Si、Ti、Co、Ni、Al、W、合金或金属硅化物及其组合。形成控制栅之后可以对其顶部进行化学机械抛光 处理，使其顶部平整。由于第二绝缘层170和控制栅180包裹住浮栅，而浮栅中部被刻蚀为凹陷结构，因此增大了控制栅180与浮栅之间耦合面积，增加耦合电容，提高控制栅对浮栅的控制，增加器件性能。此时，控制栅180在字线方向上将同一排的多个浮栅侧壁包裹，每个浮栅的控制栅都连接在一起，形成同一的电位。
在步骤S105中，形成浮栅阵列，然后在位线方向对浮栅进行选择性刻蚀，同样使得浮栅中部凹陷而两端突起，以增加相邻浮栅之间的耦合距离。
具体的，首先沿着字线方向形成多条光刻胶覆盖在控制栅180上方，对半导体器件进行刻蚀以除去光刻胶两侧的控制栅180、第二绝缘层、浮栅以及第一绝缘层，使得条形光刻胶两侧暴露出衬底100或浅沟槽隔离160，去除光刻胶之后俯视图如图15所示，沿着图15中的B‐B线的剖面图如图16所示。光刻胶也可以选择在下一步选择性刻蚀后再去除。
之后，按照如上文类似的方式，在位线方向对浮栅侧壁进行选择性刻蚀。具体的，要根据之前选定的至少五层浮栅层的材料来选择相应的刻蚀方法来对半导体层130、138进行选择性刻蚀。这时半导体层130、138相对于第一和第二导电层120和140和导电材料层135的刻蚀速度较快，因此半导体层130相对于第一和第二导电层120和140形成凹陷，而第一和第二导电层120和140相对凸起。完成之后剖面图如图17所示。相邻两排浮栅的控制栅180可能连接到不同电位，因此在相邻两排浮栅之间可能存在电磁干扰。本发明通过将相邻两排浮栅的侧壁腐蚀成凸凹的齿状，增加了相邻浮栅之间距离和电容。降低干扰。
上文以浮栅为五层结构为例进行说明，实际上根据本发明，还可以形成五层以上的浮栅结构。多层浮栅结构经过选择性刻蚀后，所述浮栅的截面的侧面形成锯齿状凸凹结构，同样可以实现增大浮栅表面面积以及增加相邻器件之间的耦合距离并减小器件间干扰的目的。
在步骤S106中，在堆叠栅两侧形成源/漏区310。
具体地，如图18所示，通过向衬底100中注入P型或N型掺杂物或杂质，在所述伪栅堆叠两侧形成源/漏区310。优选的所述半导体结构的类型为NMOS，则所述源漏区310掺杂类型为N型。
然后对所述半导体结构进行退火，以激活源/漏区310中的掺杂，退火可以采用包括快速退火、尖峰退火等其他合适的方法形成。
与现有技术相比，本发明具有以下优点：本发明将浮栅刻蚀成中间凹陷两端突起的形状，可以增加在位线方向相邻浮栅之间的耦合距离，降低两排单元间的电容耦合，而在字线方向通过用第二绝缘层和控制栅包裹住齿装浮栅可以加强控制栅和浮栅之间的电容耦合。通过以上两个方法，可以有效的降低寄生耦合效应，这有助于进一步增加电路集成规模和减小存储单元间距离。
根据本发明的另一个方面，还提供了一种半导体结构，该半导体结构包括：
衬底100，在本实施例中，所述衬底100为硅衬底，例如硅晶片。根据现有技术公知的设计要求，例如P型衬底或者N型衬底，衬底100可以包括各种掺杂配置。在其他实施例中，所述衬底100可以包括其他基本半导体，如Ⅲ‐Ⅴ族材料，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400μm‐800μm的厚度范围内。在本实施例中所述衬底100为P型衬底，为了便于下文的描述，预先规定相互垂直的字线和位线两个方向，如图4所示。
栅堆叠，位于所述衬底100之上，所述栅堆叠由第一绝缘层110和浮栅、第二绝缘层170和控制栅180从下往上依次堆叠而成。在位线方向的剖面图如图14所示，在字线方向的剖面图如图18所示。
其中所述浮栅在第一绝缘层110之上，由至少五层材料层构成，例如有第一导电层120、半导体层130、138、导电材料层135和第二导电层140堆叠而成。其中第一导电层120和第二导电层140也可以由半导体层来代替。浮栅层总厚度为50‐80nm，其中所述半导体层130的厚度占浮栅层总厚度的40～60％。
所述浮栅为多层结构，其在字线和位线方向的截面的侧面具有至少两个凹陷部分。例如，图10所示，半导体层130和半导体层138处相对于相邻层面形成凹陷。优选地，如图12所示，半导体层138处的凹陷比半导体层130处的凹陷更大，以增加浮栅底部的机械强度。所述截面的侧面可 以形成为凸凹的锯齿状。而形成在浮栅上的第二绝缘层170和控制栅180在字线方向覆盖浮栅的上表面和侧面，而在位线方向第二绝缘层170和控制栅180只覆盖在浮栅的上表面，即浮栅的侧表面没有被第二绝缘层170和控制栅180所覆盖。
其中，所述浮栅和控制栅的材料为Poly‐Si、Ti、Co、Ni、Al、W、合金、金属硅化物或其组合，具体的半导体层130、138的材料相对于第一导电层120、第二导电层140以及导电材料层135的材料具有选择性。第一导电层120和第二导电层140也可以用半导体材料层代替。如图3所示。所述第一导电层120、导电材料层135和第二导电层140的材料为Poly‐Si、Ti、Co、Ni、Al、W、合金、金属硅化物或其组合；半导体层130和138例如可以为硅锗，调节硅锗的比例可控制半导体层130和138的刻蚀速率。如图12所述，使得半导体层138的刻蚀速率比半导体层130的刻蚀速率更快，以减小对底部材料层的刻蚀，增加浮栅底部的机械强度。
所述第二绝缘层170优选地由至少三层结构组成，例如分别为氧化物层、氮化物层和氧化物层的三层结构。
源/漏区310，在位线方向位于所述栅堆叠两侧的衬底(100)中，根据半导体结构的类型，所述所述源/漏区310中包含P型或N型掺杂物或杂质，例如，对于PMOS器件来说，掺杂杂质为硼；对于NMOS器件来说，掺杂杂质为砷。其中，所述源/漏区310的掺杂浓度范围约为5×1018cm‐ 3至5×1020cm‐ 3，其结深范围约为3nm至50nm。优选的所述半导体结构的类型为NMOS，则所述源漏区310掺杂类型为N型，如图18所示。
浅沟槽隔离结构160沿着位线方向条形排列，位于衬底100中，材料为SiO2、Si3N4等绝缘物质，厚度为100‐300nm，如图15所示。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为 本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (7)

1.一种半导体结构制造方法，该方法包括以下步骤：
a)提供衬底(100)，所述衬底(100)包括第一方向和第二方向；
b)在所述衬底(100)上形成栅堆叠，所述栅堆叠依次包括第一绝缘层(110)和浮栅；
c)在所述第一方向对浮栅进行刻蚀，使得所述浮栅的侧壁在第一方向上形成至少两个凹陷；
d)在浮栅上淀积形成第二绝缘层(170)和控制栅(180)，所述第二绝缘层(170)和控制栅(180)在第一方向覆盖所述浮栅的侧面；
e)在第二方向上对所述浮栅进行刻蚀，使得所述浮栅的侧壁在第二方向形成至少两个凹陷；
f)在堆叠栅两侧形成源/漏区(310)。
2.根据权利要求1所述的半导体结构制造方法，在所述步骤b)中，在所述衬底(100)上淀积形成第一绝缘层(110)和浮栅层之后，还需在所述浮栅层之上淀积光刻胶，之后对第一绝缘层(110)和浮栅层进行图形化刻蚀，直至未被光刻胶覆盖的部分裸露出衬底(100)。
3.根据权利要求1所述的半导体结构制造方法，其中在所述步骤b)中，所述浮栅的形成方法为：
在第一绝缘层(110)上依次淀积形成导电的至少第一至第五层材料层。
4.根据权利要求3所述的半导体结构制造方法，其中：
其中在步骤c)和步骤e)中，对第二和第四材料层的刻蚀速率大于对第一、第三和第五材料层的刻蚀速率。
5.根据权利要求4所述的半导体结构制造方法，
其中在步骤c)和步骤e)中，对第四材料层的刻蚀速率大于对第二材料层的刻蚀速率。
6.根据权利要求1-5中的任何一项所述的半导体结构制造方法，其中所述第一方向为字线方向，所述第二方向为位线方向。
7.一种半导体结构，包括：
衬底(100)，所述衬底(100)包括第一方向和第二方向；
栅堆叠，位于所述衬底(100)之上，所述栅堆叠由第一绝缘层(110)和浮栅、第二绝缘层(170)和控制栅(180)从下往上依次堆叠而成；
所述浮栅侧面在所述第一方向和第二方向上分别具有两个以上的凹陷；
源/漏区(310)，在第二方向位于所述栅堆叠两侧的衬底(100)中；其中，所述浮栅在第一绝缘层(110)上依次包括第一至第五层材料层，在所述浮栅侧面，所述第二和第四材料层相对于第一、第二和第三材料层形成凹陷，并且所述第四材料层的凹陷深度大于所述第二材料层的凹陷深度。
CN201210418548.9A 2012-10-26 2012-10-26 一种半导体结构及其制造方法 Expired - Fee Related CN103794564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210418548.9A CN103794564B (zh) 2012-10-26 2012-10-26 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210418548.9A CN103794564B (zh) 2012-10-26 2012-10-26 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103794564A CN103794564A (zh) 2014-05-14
CN103794564B true CN103794564B (zh) 2016-12-21

Family

ID=50670098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210418548.9A Expired - Fee Related CN103794564B (zh) 2012-10-26 2012-10-26 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103794564B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047836A (zh) * 2019-04-18 2019-07-23 武汉新芯集成电路制造有限公司 闪存器件及其制造方法
US11355508B2 (en) 2020-08-13 2022-06-07 Micron Technology, Inc. Devices including floating vias and related systems and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525298B (en) * 2001-11-05 2003-03-21 Silicon Based Tech Corp Manufacturing method of stacked-gate flash memory array
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
KR100481871B1 (ko) * 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
KR100559995B1 (ko) * 2003-07-31 2006-03-13 동부아남반도체 주식회사 플래쉬메모리 소자의 플로팅게이트 제조방법
CN203134795U (zh) * 2012-10-26 2013-08-14 李迪 一种半导体结构

Also Published As

Publication number Publication date
CN103794564A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
US9312184B2 (en) Semiconductor devices and methods of manufacturing the same
US7544980B2 (en) Split gate memory cell in a FinFET
TWI594420B (zh) Non-volatile memory components and methods of making the same
US8435859B2 (en) Methods of forming electrical contacts
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
CN105097819A (zh) Hkmg技术中嵌入式闪存的双硅化物形成方法
CN105742288B (zh) 与闪速存储器集成的梳形电容器
CN101308852A (zh) 集成电路、制造集成电路的方法、存储模块、计算系统
US20150206974A1 (en) Semiconductor device and method of fabricating the same
CN103824815A (zh) 制造半导体器件的方法及半导体器件
US20150001607A1 (en) Nand string containing self-aligned control gate sidewall cladding
CN111900164A (zh) 半导体结构及制备方法
US11271038B2 (en) Semiconductor devices
US20170256556A1 (en) Nonvolatile memory device and method for fabricating the same
JP4080485B2 (ja) ビット線構造およびその製造方法
US9620604B2 (en) Structures for split gate memory cell scaling with merged control gates
CN203134795U (zh) 一种半导体结构
TW201640616A (zh) 製作非揮發性記憶體元件方法及非揮發性記憶體元件
CN103794564B (zh) 一种半导体结构及其制造方法
US8878253B2 (en) Semiconductor devices
US20160104746A1 (en) Methods of fabricating a variable resistance memory device using masking and selective removal
US20150117110A1 (en) Connecting storage gate memory
CN103839892B (zh) 一种半导体结构及其制造方法
CN203179886U (zh) 一种半导体结构
US20230262988A1 (en) Memory structure including three-dimensional nor memory strings of junctionless ferroelectric memory transistors and method of fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20171026