CN110047836A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN110047836A CN110047836A CN201910314858.8A CN201910314858A CN110047836A CN 110047836 A CN110047836 A CN 110047836A CN 201910314858 A CN201910314858 A CN 201910314858A CN 110047836 A CN110047836 A CN 110047836A
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- side wall
- dielectric layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明提供了一种闪存器件及其制造方法,所述闪存器件的制造方法包括:提供一衬底;形成浮栅层于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;形成栅间介质层于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,形成控制栅层于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。本发明的技术方案使得控制栅层与浮栅层之间的耦合面积增大,进而使得控制栅层对浮栅层的耦合系数增大,从而使得闪存器件的可靠度得到提高。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种闪存器件及其制造方法。
背景技术
对于闪存器件来说,控制栅对浮栅的耦合系数是一个很关键的参数。由于控制栅上的电压通过浮栅以固有的耦合系数来控制沟道电流,那么控制栅对浮栅的耦合系数越大,则控制栅对沟道的控制能力越强,控制栅上施加的工作电压的利用率也就越高。所以,通过提高控制栅对浮栅的耦合系数,能够有效提升闪存器件的编程和擦除的效率,或者,也可以减小闪存器件操作时施加在控制栅上的电压,进而使得闪存器件的可靠度得到提高。
因此,如何提高控制栅对浮栅的耦合系数,以提高闪存器件的可靠度是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法,使得控制栅层与浮栅层之间的耦合面积增大,进而使得控制栅层对浮栅层的耦合系数增大,从而使得闪存器件的可靠度得到提高。
为实现上述目的,本发明提供了一种闪存器件的制造方法,包括:
提供一衬底;
形成浮栅层于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;
形成栅间介质层于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,
形成控制栅层于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。
可选的,所述浮栅层的侧壁具有至少两个所述凹槽,所述凹槽位于所述浮栅层的至少一侧的侧壁上。
可选的,所有的所述凹槽中,至少有一个所述凹槽打开所述浮栅层的一侧侧壁且未穿通与所述一侧侧壁相对的所述浮栅层的另一侧侧壁,或,至少有一个所述凹槽打开所述浮栅层的两个相对的侧壁而穿通所述浮栅层。
可选的,形成侧壁上具有一个所述凹槽的所述浮栅层于部分所述衬底上的步骤包括:
依次形成第一浮栅材料层和牺牲介质层于部分所述衬底上;
形成掩埋所述第一浮栅材料层和牺牲介质层的第二浮栅材料层于所述衬底上;
去除所述牺牲介质层的部分侧的侧壁上的所述第二浮栅材料层,并保留所述牺牲介质层的其余侧的侧壁上的所述第二浮栅材料层,以使得所述牺牲介质层上表面上的所述第二浮栅材料层通过所述牺牲介质层的其余侧的侧壁上保留的所述第二浮栅材料层以及所述第一浮栅材料层的侧壁上保留的所述第二浮栅材料层与所述第一浮栅材料层连接;以及,
去除所述牺牲介质层,以形成侧壁上具有一个所述凹槽的所述浮栅层;
或者,
形成侧壁上具有至少两个所述凹槽的所述浮栅层于部分所述衬底上的步骤包括:
形成依次交替堆叠的第一浮栅材料层和牺牲介质层于部分所述衬底上,交替堆叠的次数大于一次;
形成掩埋所述交替堆叠的第一浮栅材料层和牺牲介质层的第二浮栅材料层于所述衬底上;
去除各层所述牺牲介质层的部分侧的侧壁上的所述第二浮栅材料层,并保留各层所述牺牲介质层的其余侧的侧壁上的所述第二浮栅材料层,以使得最顶层的所述牺牲介质层的上表面上的所述第二浮栅材料层通过各层所述牺牲介质层的其余侧的侧壁上保留的所述第二浮栅材料层以及各层所述第一浮栅材料层的侧壁上保留的所述第二浮栅材料层与各层所述第一浮栅材料层连接;以及,
去除所述牺牲介质层,以形成侧壁上具有至少两个所述凹槽的所述浮栅层。
可选的,形成所述栅间介质层于所述浮栅层的表面以及形成所述控制栅层于所述栅间介质层的表面的方法包括原子层沉积法或化学气相沉积法。
可选的,形成所述浮栅层于部分所述衬底上之前,先形成隧穿氧化层于所述衬底上。
本发明还提供了一种闪存器件,包括:
衬底;
浮栅层,形成于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;
栅间介质层,形成于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,
控制栅层,形成于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。
可选的,所述浮栅层的侧壁具有至少两个所述凹槽,所述凹槽位于所述浮栅层的至少一侧的侧壁上。
可选的,所有的所述凹槽中,至少有一个所述凹槽打开所述浮栅层的一侧侧壁且未穿通与所述一侧侧壁相对的所述浮栅层的另一侧侧壁,或,至少有一个所述凹槽打开所述浮栅层的两个相对的侧壁而穿通所述浮栅层。
可选的,所述浮栅层与所述衬底之间形成有隧穿氧化层。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的闪存器件的制造方法,通过在部分衬底上形成侧壁具有至少一个凹槽的浮栅层,并且在浮栅层的表面形成栅间介质层以及在栅间介质层的表面形成控制栅层,且控制栅层填充凹槽,使得控制栅层与浮栅层之间的耦合面积增大,进而使得控制栅层对浮栅层的耦合系数增大,从而使得闪存器件的可靠度得到提高。
2、本发明的闪存器件,由于形成于部分衬底上的浮栅层的侧壁具有至少一个凹槽,并且在浮栅层的表面形成有栅间介质层以及在栅间介质层的表面形成有控制栅层,且控制栅层填充凹槽,使得控制栅层与浮栅层之间的耦合面积增大,进而使得控制栅层对浮栅层的耦合系数增大,从而使得闪存器件的可靠度得到提高。
附图说明
图1是本发明一实施例的闪存器件的制造方法的流程图;
图2a~2i是图1所示的闪存器件的制造方法中的器件示意图;
图3a~3b是本发明一实施例的浮栅层的侧壁具有两个凹槽的闪存器件的示意图。
其中,附图1~3b的附图标记说明如下:
10-衬底;11-隧穿氧化层;12-浮栅层;121-第一浮栅材料层;122-第二浮栅材料层;13-栅间介质层;14-凹槽;15-牺牲介质层;16-控制栅层。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图1~3b对本发明提出的闪存器件及其制造方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种闪存器件的制造方法,参阅图1,图1是本发明一实施例的闪存器件的制造方法的流程图,所述闪存器件的制造方法包括:
步骤S1、提供一衬底;
步骤S2、形成浮栅层于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;
步骤S3、形成栅间介质层于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;
步骤S4、形成控制栅层于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。
下面参阅图2a~2i更为详细的介绍本实施例提供的闪存器件的制造方法,图2a~2i是图1所示的闪存器件的制造方法中的器件示意图,且图2a~2i中所示的闪存器件中的浮栅层的侧壁仅具有一个凹槽,图3a~3b是本发明一实施例的浮栅层的侧壁具有两个凹槽的闪存器件的示意图。
按照步骤S1,提供一衬底10。
参阅图2a~2e和图3a~3b,按照步骤S2,形成浮栅层12于部分所述衬底10上,所述浮栅层12的侧壁具有至少一个凹槽14。当所述浮栅层12的侧壁具有至少两个所述凹槽14时,所述凹槽14位于所述浮栅层12的至少一侧的侧壁上,即所述凹槽14可以仅位于所述浮栅层12的一侧的侧壁上,则之后形成的闪存器件如图3a所示,图3a中的两个所述凹槽14均位于所述浮栅层12的一侧侧壁上;所述凹槽14也可以位于所述浮栅层12的两侧以上的侧壁上,则之后形成的闪存器件如图3b所示,图3b中的两个所述凹槽14分别位于所述浮栅层12的相对的两侧侧壁上。另外,所有的所述凹槽14中,至少有一个所述凹槽14打开所述浮栅层12的一侧侧壁且未穿通与所述一侧侧壁相对的所述浮栅层12的另一侧侧壁;或者,至少有一个所述凹槽14打开所述浮栅层12的两个相对的侧壁而穿通所述浮栅层12,例如,当所述浮栅层12的俯视形状为矩形时,一个所述凹槽14沿着矩形的宽边设置,另一个所述凹槽14沿着矩形的长边设置。
形成侧壁上具有一个所述凹槽14的所述浮栅层12于部分所述衬底10上的步骤包括:先依次形成第一浮栅材料层121和牺牲介质层15于部分所述衬底10上,具体地,可以先依次沉积覆盖全部的所述衬底10的所述第一浮栅材料层121和牺牲介质层15,如图2a所示,再依次对所述牺牲介质层15和所述第一浮栅材料层121进行刻蚀,以在所述衬底10上形成多组多边形块状的所述第一浮栅材料层121和牺牲介质层15,每组多边形块体之间间隔有所述衬底10,如图2b和2c所示,图2c也是图2b的俯视示意图;接着,形成掩埋所述第一浮栅材料层121和牺牲介质层15的第二浮栅材料层122于所述衬底10上,如图2d所示,所述第二浮栅材料层122将所述第一浮栅材料层121、所述牺牲介质层15和所述隧穿氧化层11掩埋在内;接着,去除所述牺牲介质层15的部分侧的侧壁上的所述第二浮栅材料层122,以暴露所述牺牲介质层15的至少一侧侧壁,并保留所述牺牲介质层15的其余侧的侧壁上的所述第二浮栅材料层122,以使得所述牺牲介质层15上表面上的所述第二浮栅材料层122通过所述牺牲介质层15的其余侧的侧壁上保留的所述第二浮栅材料层122以及所述第一浮栅材料层121的侧壁上保留的所述第二浮栅材料层122与所述第一浮栅材料层121连接,如图2e所示,可以仅暴露出所述牺牲介质层15的一侧侧壁且未暴露出与所述一侧侧壁相对的所述牺牲介质层15的另一侧侧壁,以使得后续形成的所述凹槽14未穿通所述浮栅层12的侧壁,也可以暴露出所述牺牲介质层15的两个相对的侧壁,以使得后续形成的所述凹槽14穿通所述浮栅层12的两个相对的侧壁,且所述牺牲介质层15的至少一侧的侧壁上保留所述第二浮栅材料层122;接着,去除所述牺牲介质层15,以形成侧壁上具有一个所述凹槽14的所述浮栅层12,如图2f所示,所述浮栅层12包括所述第一浮栅材料层121和所述第二浮栅材料层122。
另外,形成侧壁上具有至少两个所述凹槽14的所述浮栅层12于部分所述衬底10上的步骤包括:先形成依次交替堆叠的第一浮栅材料层121和牺牲介质层15于部分所述衬底10上,交替堆叠的次数大于一次;接着,形成掩埋所述交替堆叠的第一浮栅材料层121和牺牲介质层15的第二浮栅材料层122于所述衬底10上;接着,去除各层所述牺牲介质层15的部分侧的侧壁上的所述第二浮栅材料层122,以暴露各层所述牺牲介质层15的至少一侧侧壁,并保留各层所述牺牲介质层15的其余侧的侧壁上的所述第二浮栅材料层122,以使得最顶层的所述牺牲介质层15的上表面上的所述第二浮栅材料层122通过各层所述牺牲介质层15的其余侧的侧壁上保留的所述第二浮栅材料层122以及各层所述第一浮栅材料层121的侧壁上保留的所述第二浮栅材料层122与各层所述第一浮栅材料层121连接;接着,去除所述牺牲介质层15,以形成侧壁上具有至少两个所述凹槽14的所述浮栅层12。
并且,在上述的形成所述浮栅层12于部分所述衬底10上之前,可以先形成隧穿氧化层11于所述衬底10上,即所述浮栅层12的形成过程可以在所述隧穿氧化层11上进行。
参阅图2g,按照步骤S3,形成栅间介质层13于所述浮栅层12的表面,且所述栅间介质层13覆盖所述凹槽14被暴露出的表面,即所述栅间介质层13位于所述浮栅层12的顶表面和侧壁上,且所述栅间介质层13覆盖所述凹槽14被暴露出的顶表面、底表面和侧壁。形成所述栅间介质层13于所述浮栅层12的表面的步骤可以包括:先形成所述栅间介质层13于所述浮栅层12和所述隧穿氧化层11的表面上,再刻蚀去除位于所述隧穿氧化层11上的所述栅间介质层13,当然也要保留位于所述隧穿氧化层11上的所述浮栅层12的侧壁上的所述栅间介质层13,以使得所述浮栅层12与之后形成的所述控制栅层16之间存在所述栅间介质层13。或者,形成所述栅间介质层13于所述浮栅层12的表面的步骤也可以包括:先形成所述栅间介质层13于所述浮栅层12和所述隧穿氧化层11的表面上,待形成所述控制栅层16于所述栅间介质层13上之后再进行后续的过程。形成所述栅间介质层13于所述浮栅层12的表面的方法可以包括原子层沉积法或化学气相沉积法,以使得所述凹槽14被暴露出的表面可以顺利形成所述栅间介质层13。
参阅图2h和2i,按照步骤S4,形成控制栅层16于所述栅间介质层13的表面,且所述控制栅层16填充所述凹槽14。即所述控制栅层16位于所述栅间介质层13的顶表面和侧壁上,且所述控制栅层16将所述凹槽14填充,而且,所述控制栅层16覆盖所述栅间介质层13。形成所述控制栅层16于所述栅间介质层13的表面的步骤可以包括:当位于所述隧穿氧化层11上的所述栅间介质层13未被刻蚀去除时,如图2h和2i所示,可以先形成所述控制栅层16于所述栅间介质层13的表面,所述控制栅层16填充所述凹槽14并将所述栅间介质层13掩埋在内,再依次刻蚀去除位于所述隧穿氧化层11上的所述控制栅层16和所述栅间介质层13,当然也要保留位于所述浮栅层12的侧壁上的位于所述隧穿氧化层11上的所述控制栅层16和所述栅间介质层13;而当位于所述隧穿氧化层11上的所述栅间介质层13已被刻蚀去除时,可以先形成所述控制栅层16于所述栅间介质层13的表面上和所述隧穿氧化层11上,再刻蚀去除位于所述隧穿氧化层11上的所述控制栅层16。形成所述控制栅层16于所述栅间介质层13的表面的方法包括原子层沉积法或化学气相沉积法,以使得所述凹槽14中可以填充满所述控制栅层16。
从上述步骤S1至步骤S4可知,通过在所述浮栅层12的侧壁上形成至少一个所述凹槽14,使得所述控制栅层16与所述浮栅层12之间的耦合面积增大,同时,所述凹槽14的数量越多以及所述凹槽14的表面面积越大,则所述控制栅层16与所述浮栅层12之间的耦合面积也就越大。而所述控制栅层16与所述浮栅层12之间的耦合面积增大,使得所述控制栅层16对所述浮栅层12的耦合系数增大,进而使得闪存器件的编程和擦除的效率得到提高,或者减小了闪存器件操作时施加在控制栅上的电压,从而使得闪存器件的可靠度得到提高。
另外,上述的闪存器件的制造方法中的各个步骤不仅限于上述的形成顺序,各个步骤的先后顺序可适应性的进行调整。
综上所述,本发明提供的闪存器件的制造方法,包括:提供一衬底;形成浮栅层于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;形成栅间介质层于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,形成控制栅层于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。本发明的闪存器件的制造方法使得控制栅层与浮栅层之间的耦合面积增大,进而使得控制栅层对浮栅层的耦合系数增大,从而使得闪存器件的可靠度得到提高。
本发明一实施例提供一种闪存器件,参阅图2i、图3a和图3b,从图2i、图3a和图3b中可看出,所述闪存器件包括:衬底10、浮栅层12、栅间介质层13和控制栅层16,所述浮栅层12形成于部分所述衬底10上,所述浮栅层12的侧壁具有至少一个凹槽14;所述栅间介质层13形成于所述浮栅层12的表面,且所述栅间介质层13覆盖所述凹槽14被暴露出的表面;以及,所述控制栅层16形成于所述栅间介质层13的表面,且所述控制栅层16填充所述凹槽14。
下面参阅图2i、图3a和图3b详细描述本实施例提供的闪存器件:
所述浮栅层12形成于部分所述衬底10上,所述浮栅层12的侧壁具有至少一个凹槽14。从图2i、图3a和图3b中可看出,所述浮栅层12可以包括所述第一浮栅材料层121和所述第二浮栅材料层122。所述衬底10上可以具有多个多边形块状的所述浮栅层12。当所述浮栅层12的侧壁仅具有一个所述凹槽14时,闪存器件如图2i所示。当所述浮栅层12的侧壁具有至少两个所述凹槽14时,所述凹槽14位于所述浮栅层12的至少一侧的侧壁上,即所述凹槽14可以仅位于所述浮栅层12的一侧的侧壁上,则闪存器件如图3a所示,图3a中的两个所述凹槽14均位于所述浮栅层12的一侧侧壁上;所述凹槽14也可以位于所述浮栅层12的两侧以上的侧壁上,则闪存器件如图3b所示,图3b中的两个所述凹槽14分别位于所述浮栅层12的相对的两侧侧壁上。另外,所有的所述凹槽14中,至少有一个所述凹槽14打开所述浮栅层12的一侧侧壁且未穿通与所述一侧侧壁相对的所述浮栅层12的另一侧侧壁;或者,至少有一个所述凹槽14打开所述浮栅层12的两个相对的侧壁而穿通所述浮栅层12,例如,当所述浮栅层12的俯视形状为矩形时,一个所述凹槽14沿着矩形的宽边设置,另一个所述凹槽14沿着矩形的长边设置。另外,所述浮栅层12与所述衬底10之间还可形成有隧穿氧化层11。
所述栅间介质层13形成于所述浮栅层12的表面,且所述栅间介质层13覆盖所述凹槽14被暴露出的表面,即所述栅间介质层13位于所述浮栅层12的顶表面和侧壁上,且所述栅间介质层13覆盖所述凹槽14被暴露出的顶表面、底表面和侧壁。
所述控制栅层16形成于所述栅间介质层13的表面,且所述控制栅层16填充所述凹槽14。即所述控制栅层16位于所述栅间介质层13的顶表面和侧壁上,且所述控制栅层16将所述凹槽14填充,而且,所述控制栅层16覆盖所述栅间介质层13。
从上述描述可知,由于所述浮栅层12的侧壁上具有至少一个所述凹槽14,使得所述控制栅层16与所述浮栅层12之间的耦合面积增大,同时,所述凹槽14的数量越多以及所述凹槽14的表面面积越大,则所述控制栅层16与所述浮栅层12之间的耦合面积也就越大。而所述控制栅层16与所述浮栅层12之间的耦合面积增大,使得所述控制栅层16对所述浮栅层12的耦合系数增大,进而使得闪存器件的编程和擦除的效率得到提高,或者减小了闪存器件操作时施加在控制栅上的电压,从而使得闪存器件的可靠度得到提高。
综上所述,本发明提供的闪存器件,包括:衬底;浮栅层,形成于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;栅间介质层,形成于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,控制栅层,形成于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。本发明的闪存器件使得控制栅层与浮栅层之间的耦合面积增大,进而使得控制栅层对浮栅层的耦合系数增大,从而使得闪存器件的可靠度得到提高。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种闪存器件的制造方法,其特征在于,包括:
提供一衬底;
形成浮栅层于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;
形成栅间介质层于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,
形成控制栅层于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。
2.如权利要求1所述的闪存器件的制造方法,其特征在于,所述浮栅层的侧壁具有至少两个所述凹槽,所述凹槽位于所述浮栅层的至少一侧的侧壁上。
3.如权利要求1所述的闪存器件的制造方法,其特征在于,所有的所述凹槽中,至少有一个所述凹槽打开所述浮栅层的一侧侧壁且未穿通与所述一侧侧壁相对的所述浮栅层的另一侧侧壁,或,至少有一个所述凹槽打开所述浮栅层的两个相对的侧壁而穿通所述浮栅层。
4.如权利要求1所述的闪存器件的制造方法,其特征在于,形成侧壁上具有一个所述凹槽的所述浮栅层于部分所述衬底上的步骤包括:
依次形成第一浮栅材料层和牺牲介质层于部分所述衬底上;
形成掩埋所述第一浮栅材料层和牺牲介质层的第二浮栅材料层于所述衬底上;
去除所述牺牲介质层的部分侧的侧壁上的所述第二浮栅材料层,并保留所述牺牲介质层的其余侧的侧壁上的所述第二浮栅材料层,以使得所述牺牲介质层上表面上的所述第二浮栅材料层通过所述牺牲介质层的其余侧的侧壁上保留的所述第二浮栅材料层以及所述第一浮栅材料层的侧壁上保留的所述第二浮栅材料层与所述第一浮栅材料层连接;以及,
去除所述牺牲介质层,以形成侧壁上具有一个所述凹槽的所述浮栅层;
或者,
形成侧壁上具有至少两个所述凹槽的所述浮栅层于部分所述衬底上的步骤包括:
形成依次交替堆叠的第一浮栅材料层和牺牲介质层于部分所述衬底上,交替堆叠的次数大于一次;
形成掩埋所述交替堆叠的第一浮栅材料层和牺牲介质层的第二浮栅材料层于所述衬底上;
去除各层所述牺牲介质层的部分侧的侧壁上的所述第二浮栅材料层,并保留各层所述牺牲介质层的其余侧的侧壁上的所述第二浮栅材料层,以使得最顶层的所述牺牲介质层的上表面上的所述第二浮栅材料层通过各层所述牺牲介质层的其余侧的侧壁上保留的所述第二浮栅材料层以及各层所述第一浮栅材料层的侧壁上保留的所述第二浮栅材料层与各层所述第一浮栅材料层连接;以及,
去除所述牺牲介质层,以形成侧壁上具有至少两个所述凹槽的所述浮栅层。
5.如权利要求1所述的闪存器件的制造方法,其特征在于,形成所述栅间介质层于所述浮栅层的表面以及形成所述控制栅层于所述栅间介质层的表面的方法包括原子层沉积法或化学气相沉积法。
6.如权利要求1至5中任一项所述的闪存器件的制造方法,其特征在于,形成所述浮栅层于部分所述衬底上之前,先形成隧穿氧化层于所述衬底上。
7.一种闪存器件,其特征在于,包括:
衬底;
浮栅层,形成于部分所述衬底上,所述浮栅层的侧壁具有至少一个凹槽;
栅间介质层,形成于所述浮栅层的表面,且所述栅间介质层覆盖所述凹槽被暴露出的表面;以及,
控制栅层,形成于所述栅间介质层的表面,且所述控制栅层填充所述凹槽。
8.如权利要求7所述的闪存器件,其特征在于,所述浮栅层的侧壁具有至少两个所述凹槽,所述凹槽位于所述浮栅层的至少一侧的侧壁上。
9.如权利要求7所述的闪存器件,其特征在于,所有的所述凹槽中,至少有一个所述凹槽打开所述浮栅层的一侧侧壁且未穿通与所述一侧侧壁相对的所述浮栅层的另一侧侧壁,或,至少有一个所述凹槽打开所述浮栅层的两个相对的侧壁而穿通所述浮栅层。
10.如权利要求7至9中任一项所述的闪存器件,其特征在于,所述浮栅层与所述衬底之间形成有隧穿氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910314858.8A CN110047836A (zh) | 2019-04-18 | 2019-04-18 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910314858.8A CN110047836A (zh) | 2019-04-18 | 2019-04-18 | 闪存器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110047836A true CN110047836A (zh) | 2019-07-23 |
Family
ID=67277816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910314858.8A Pending CN110047836A (zh) | 2019-04-18 | 2019-04-18 | 闪存器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110047836A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908998A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器的制造方法及半浮栅存储器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5395779A (en) * | 1994-04-08 | 1995-03-07 | United Microelectronics Corporation | Process of manufacture of split gate EPROM device |
US5444279A (en) * | 1993-08-11 | 1995-08-22 | Micron Semiconductor, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
US20030164518A1 (en) * | 2001-09-20 | 2003-09-04 | Hynix Semiconductor Inc. | Flash memory device and method for fabricating the same |
US20050023599A1 (en) * | 2003-07-31 | 2005-02-03 | Song Jung Gyun | Methods for fabricating flash memory devices |
CN203134795U (zh) * | 2012-10-26 | 2013-08-14 | 李迪 | 一种半导体结构 |
CN103794564A (zh) * | 2012-10-26 | 2014-05-14 | 李迪 | 一种半导体结构及其制造方法 |
CN105140301A (zh) * | 2015-08-19 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制备方法 |
-
2019
- 2019-04-18 CN CN201910314858.8A patent/CN110047836A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444279A (en) * | 1993-08-11 | 1995-08-22 | Micron Semiconductor, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
US5395779A (en) * | 1994-04-08 | 1995-03-07 | United Microelectronics Corporation | Process of manufacture of split gate EPROM device |
US20030164518A1 (en) * | 2001-09-20 | 2003-09-04 | Hynix Semiconductor Inc. | Flash memory device and method for fabricating the same |
US20050023599A1 (en) * | 2003-07-31 | 2005-02-03 | Song Jung Gyun | Methods for fabricating flash memory devices |
CN203134795U (zh) * | 2012-10-26 | 2013-08-14 | 李迪 | 一种半导体结构 |
CN103794564A (zh) * | 2012-10-26 | 2014-05-14 | 李迪 | 一种半导体结构及其制造方法 |
CN105140301A (zh) * | 2015-08-19 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908998A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器的制造方法及半浮栅存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10504917B2 (en) | Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays | |
CN110047839B (zh) | 3d nand闪存及制备方法 | |
CN109742084B (zh) | 电子设备、三维存储器及其制作方法 | |
CN110062958A (zh) | 用于形成三维存储器件的方法 | |
CN109496361A (zh) | 具有z字形狭缝结构的三维存储器件及其形成方法 | |
CN109496358A (zh) | 3dnand存储器件的结构及其形成方法 | |
CN110047840B (zh) | 3d nand闪存及制备方法 | |
CN109979818A (zh) | 具有具不同特征尺寸的图案的半导体装置及其制造方法 | |
KR20110044300A (ko) | 얕은 트렌치 절연 | |
CN105789206B (zh) | 非挥发性存储器及其制造方法 | |
CN110047836A (zh) | 闪存器件及其制造方法 | |
CN108735750B (zh) | 存储器结构及其制造方法 | |
US7465631B2 (en) | Method of fabricating a non-volatile memory device | |
US8736058B2 (en) | Low-resistance conductive pattern structures and methods of fabricating the same | |
JP2004207744A (ja) | 垂直電荷トラップメモリセルを有する半導体メモリおよび製造方法 | |
KR100946116B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
KR101917392B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN109887915A (zh) | 闪存器件及其制造方法 | |
CN113871394A (zh) | 存储器结构 | |
KR20090006134A (ko) | 확장 제어 게이트 구조를 갖는 플래시 메모리 디바이스 및 그의 제조 방법 | |
CN105529331B (zh) | 非易失性存储器装置及其制造方法 | |
CN106356307B (zh) | 开口结构及其制造方法以及内连线结构 | |
CN110071114B (zh) | 3d nand闪存及其制备方法 | |
EP1804294A1 (en) | Method for manufacturing non volatile memory cells | |
CN113224068A (zh) | Nord闪存器件结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190723 |