CN112908998A - 半浮栅存储器的制造方法及半浮栅存储器 - Google Patents

半浮栅存储器的制造方法及半浮栅存储器 Download PDF

Info

Publication number
CN112908998A
CN112908998A CN202110320039.1A CN202110320039A CN112908998A CN 112908998 A CN112908998 A CN 112908998A CN 202110320039 A CN202110320039 A CN 202110320039A CN 112908998 A CN112908998 A CN 112908998A
Authority
CN
China
Prior art keywords
semiconductor
substrate
semi
floating gate
gate memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110320039.1A
Other languages
English (en)
Other versions
CN112908998B (zh
Inventor
张卫
朱宝
陈琳
孙清清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202110320039.1A priority Critical patent/CN112908998B/zh
Publication of CN112908998A publication Critical patent/CN112908998A/zh
Application granted granted Critical
Publication of CN112908998B publication Critical patent/CN112908998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种半浮栅存储器的制造方法，包括：提供第一掺杂类型的衬底；在所述衬底上生成与所述衬底导电类型相反的第一半导体和第二半导体；同时生成隧穿层和阻挡层，其中所述隧穿层设于所述衬底与所述第一半导体平行邻接，所述第二半导体覆盖所述隧穿层和所述第一半导体，所述阻挡层覆盖所述第二半导体，隧穿层和阻挡层同时生成，减少工艺步骤，降低工艺复杂度，大大提高了生产效率。另外，当第一半导体与衬底构成二极管结构导通时，加快数据的写入，实现了数据的快速存储功能，并且由于二极管结构和隧穿层，使数据的保存时间大大提高。另外，本发明还公开了一种半浮栅存储器。

Description

半浮栅存储器的制造方法及半浮栅存储器
技术领域
本发明涉及半导体存储技术领域，尤其涉及一种半浮栅存储器的制造方法及半浮栅存储器。
背景技术
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。
其中，挥发性存储技术主要是静态存储器SRAM(Static Random-Access Memory)和动态随机存储器DRAM(dynamic random access memory)。挥发性存储器有着纳米级的写入速度，但其数据保持能力只有毫秒级，使的其只能用在缓存等有限的存储领域。
对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。所以，在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生，这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，其主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集成电路工艺兼容。
公开号为CN 104465381B的中国专利公开了一种平面沟道的半浮栅器件的制造方法，通过采用后栅工艺来制备平面沟道的半浮栅器件，在形成源接触区和漏接触区后，先刻蚀掉多晶硅控制栅牺牲材料，然后使金属控制栅材料占据原来的多晶硅控制栅牺牲材料的位置，形成金属控制栅，可以避免金属控制栅在源接触区和漏接触区的高温退火过程中被损伤，提高了平面沟道的半浮栅器件的性能，还利用自对准工艺来制造半浮栅器件的源接触区和漏接触区，工艺过程简单且稳定，降低了生产成本。但是，并没有公开到一种半浮栅存储器的制造方法，减少工艺步骤，降低工艺复杂度，制造出加快数据写入的同时增加了数据的保存时间的半浮栅存储器。
因此，有必要提供一种半浮栅存储器的制造方法及半浮栅存储器，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种半浮栅存储器的制造方法及半浮栅存储器，减少制备方法的工艺步骤，降低工艺复杂度，制备出的半浮栅存储器加快了数据写入的同时增加了数据的保存时间。
为实现上述目的，本发明提供的技术方案如下：
一种半浮栅存储器的制造方法，包括：
S01：提供第一掺杂类型的衬底；
S02：在所述衬底上生成与所述衬底导电类型相反的第一半导体和第二半导体；
S03：同时生成隧穿层和阻挡层，其中所述隧穿层设于所述衬底与所述第一半导体平行邻接，所述第二半导体覆盖所述隧穿层和所述第一半导体，所述阻挡层覆盖所述第二半导体。
本发明提供的半浮栅存储器的制造方法有益效果在于：隧穿层和阻挡层同时生成，减少工艺步骤，降低工艺复杂度，大大提高了生产效率。另外，当第一半导体与衬底构成二极管结构导通时，加快数据的写入，实现了数据的快速存储功能，并且由于二极管结构和隧穿层，使数据的保存时间大大提高，其中制造工艺与集成电路的制造工艺兼容，且构成存储器的各种材料均可以采用传统的半导体工艺制备得到，因此可以大面积生产。
优选地，还包括步骤S04，所述步骤S04包括：在所述阻挡层上设置栅极，然后在所述栅极的两侧边设置侧墙，所述栅极和两侧边的所述侧墙与所述衬底形成密闭腔室。其有益效果在于：形成一个密闭腔室，起到对隧穿层、第一半导体、第二半导体和阻挡层的保护作用，大大提高了半浮栅存储器的结构性能。
优选地，所述步骤S02包括：预先在所述衬底上外延形成具有第二掺杂类型的半导体材料。
优选地，所述步骤S02中：在所述半导体材料中进行离子注入，然后进行退火处理后使所述半导体材料下端的部分形成牺牲层，所述牺牲层与所述衬底接触；
接着对所述牺牲层上方的所述半导体材料进一步进行离子注入，形成重掺杂的第二半导体。其有益效果在于：生成牺牲层为了预留出空间便于设置隧穿层，且进一步进行离子注入，形成重掺杂的第二半导体，作为存储器的半浮栅材料。
优选地，所述步骤S03中，先去除所述牺牲层两侧的部分所述第一半导体和所述第二半导体，且一侧边显露出所述牺牲层；
接着去除所述牺牲层，形成容纳槽；
然后在所述容纳槽内以及所述第二半导体上生成绝缘介质，所述绝缘介质覆盖所述第一半导体的侧面、所述第二半导体和所述衬底，且所述绝缘介质填充所述容纳槽；
接着在所述绝缘介质上表面设置栅极材料；
最后去除所述容纳槽两侧的所述栅极材料和所述绝缘介质，形成依次层叠的所述栅极、所述阻挡层和所述隧穿层。其有益效果在于：同时形成隧穿层和阻挡层，减少了制备方法的工艺步骤。
优选地，所述步骤S04中，采用离子注入法在所述衬底注入离子，形成源区和漏区，所述源区和所述漏区分别位于所述侧墙的下端。其有益效果在于：源区和漏区设于衬底且位于侧墙的下端，减少了源区和漏区占用的空间，使结构更加的紧凑。
优选地，所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。其有益效果在于：由于阶梯状费米能级的存在，当流入到第二半导体的正电荷要重新流入到衬底中要克服一个较大的势垒，所以正电荷可以很好地贮存在第二半导体内，即进一步提高了存储器的储存时间。
一种半浮栅存储器，包括：
第一掺杂类型的衬底；
隧穿层，设于所述衬底；
第一半导体，与所述衬底导电类型相反，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行；
第二半导体，与所述衬底导电类型相反，覆盖所述隧穿层和所述第一半导体；
阻挡层，覆盖所述第二半导体。
本发明提供的半浮栅存储器有益效果：结构简单，通过将隧穿层设于衬底的表面，且第一半导体设于衬底并与隧穿层邻接并平行于隧穿层，第二半导体覆盖隧穿层和第一半导体，采用依次堆叠的方式提高了结构密度。最重要的是，第一半导体与衬底导电类型相反，即构成二极管结构，当导通时，加快数据的写入第二半导体内，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，从而增加了数据的保存时间。
优选地，还包括覆盖在所述阻挡层上的栅极；
侧墙，所述侧墙设置在所述栅极的两侧边，且两侧边的所述侧墙、所述栅极与所述衬底构成密闭腔室，所述隧穿层、所述第一半导体、所述第二半导体和所述阻挡层位于所述密闭腔室内。其有益效果在于：形成一个密闭腔室，起到对隧穿层、第一半导体、第二半导体和阻挡层的保护作用，大大提高了半浮栅存储器的结构性能。
优选地，还包括：在所述衬底的两侧边且位于所述侧墙的下端设有源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。其有益效果在于：减少了源区和漏区占用的空间，使结构更加的简单紧凑。
附图说明
图1为本发明的半浮栅存储器一个实施例的结构示意图；
图2为本发明半浮栅存储器的制造方法流程图；
图3为本发明半浮栅存储器的制造方法中在衬底上设置半导体材料后形成的结构示意图；
图4为本发明半浮栅存储器的制造方法中得到牺牲层后形成的结构示意图；
图5为本发明半浮栅存储器的制造方法中设置进一步进行离子注入后形成的结构示意图；
图6为本发明半浮栅存储器的制造方法中显露出牺牲层后形成的结构示意图；
图7为本发明半浮栅存储器的制造方法中去除牺牲层后形成的结构示意图；
图8为本发明半浮栅存储器的制造方法中生成绝缘介质后形成的结构示意图；
图9为本发明半浮栅存储器的制造方法中生成栅极材料后形成的结构示意图；
图10为本发明半浮栅存储器的制造方法中生成最终层叠结构后形成的示意图。
附图标号说明：
衬底100、容纳槽101；
半导体材料200、牺牲层201、第一半导体202、第二半导体203；
绝缘介质300、阻挡层301、隧穿层302；
栅极材料400、栅极401；
侧墙500；
源区600、漏区601。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种半浮栅存储器的制造方法，具体参考图2所示的制造方法流程图，包括以下步骤：
S01：提供第一掺杂类型的衬底；
S02：在所述衬底上生成与所述衬底导电类型相反的第一半导体和第二半导体；
S03：同时生成隧穿层和阻挡层，其中所述隧穿层设于所述衬底与所述第一半导体平行邻接，所述第二半导体覆盖所述隧穿层和所述第一半导体，所述阻挡层301覆盖所述第二半导体。
需要说明的是，在本实施例中，提供的第一掺杂类型的所述衬底100为p型半导体衬底100，在本实施例中，所述衬底100采用的是p型硅衬底100。通过在所述衬底100上生成与所述衬底100导电类型相反的所述第一半导体202和所述第二半导体203，即所述衬底100和所述第一半导体202构成二极管结构，由于同时生成所述隧穿层302和所述阻挡层301，从而减少工艺步骤，降低工艺复杂度。
优选地，所述步骤S02中，预先在所述衬底100上外延形成具有第二掺杂类型的半导体材料200，在本实施例中，第二掺杂类型的半导体材料200为与所述衬底100导电类型相反的n型硅材料，具体的，参考图3所示，首先采用外延工艺在所述衬底100的上表面形成一层与其导电类型相反的n型硅材料，即为所述第二掺杂类型的半导体材料200。
进一步优选地，参考图4所示，采用离子注入工艺向所述半导体材料200中注入氧离子，氧离子会向下扩散到所述衬底100的上表面与所述半导体材料200的界面处，然后将所述衬底100放入管式炉中进行退火，注入氧离子与部分所述半导体材料200发生反应生成牺牲层201，所述牺牲层201与所述衬底100接触；
参考图5所示，进一步采用离子注入工艺对所述牺牲层201上方部分的所述半导体材料200进行离子注入，使得所述牺牲层201上方部分的所述半导体材料200形成重掺杂的第二半导体203，即形成半浮栅材料。可以理解的是，此时所述半导体材料200分成上下两个部分，上部分即为所述第二半导体203，下部分与所述牺牲层201邻接且平行的即为所述第一半导体202。
在本实施例中，所述衬底100和所述半导体材料200可选用Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb或InGaSb材料制作，只要所述衬底100的导电类型和所述半导体材料200的导电类型相反即可。
参考图6所示，去除牺牲层201左右两侧的部分所述第一半导体202和所述第二半导体203，使一侧边显露出所述牺牲层201。
在本发明一些具体的实施例中，可采用干法蚀刻：如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除牺牲层201左右两侧的部分所述第一半导体202和所述第二半导体203。
参考图7所示，接着去除所述牺牲层201，形成容纳槽101。在本实施例中，采用湿法刻蚀工艺去除所述牺牲层201。
参考图8所示，接着采用原子层沉积方法在所述容纳槽101内以及所述第二半导体203上生成绝缘介质300。需要说明的是，所述绝缘介质300覆盖所述第一半导体202的侧面、所述第二半导体203的上表面和所述衬底100的上表面，且所述绝缘介质300填充所述容纳槽101。在本实施例中，所述绝缘介质300采用Al2O3材料。
参考图9所示，在所述绝缘介质300上表面设置栅极材料400，本实施例中，所述栅极材料400选用TiN材料，并且采用物理沉积的方式设置所述栅极材料400。
参考图10所示，接着在所述栅极材料400上旋涂光刻胶，并通过曝光和显影的光刻工艺将所述光刻胶形成用于限定所述栅极401的叠层形状图案。然后通过干法蚀刻：如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除所述容纳槽101左右两侧部分所述绝缘介质300和所述栅极材料400，最终形成依次层叠的所述栅极401、所述阻挡层301、所述第二半导体203、所述隧穿层302和所述第一半导体202。
值得说明的是，所述绝缘介质300可以选用选用SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO或HfSiO及其任意组合材料的一种。所述栅极材料400可选用TiN、TaN、Ru或Co及其任意组合的的一种，所述栅极材料400也可以选择重掺杂的多晶硅。
参考图1所示，首先采用化学气相沉积的方法在所述栅极401、所述阻挡层301、所述第二半导体203、所述隧穿层302和所述第一半导体202的叠层表面以及在所述衬底100上生长侧墙材料，接着通过光刻和干法刻蚀的方法去除部分所述侧墙材料，从而形成所述侧墙500。需要说明的是，所述栅极401和两侧边的所述侧墙500与所述衬底100形成密闭腔室，最后采用离子注入法在所述衬底100注入离子，在所述侧墙500的下端形成源区600和漏区601。
需要说明的是，所述衬底100、所述第一半导体202和所述第二半导体203的费米能级依次降低，从而进一步提高了数据的写入速度，完成数据的存储，并且由于费米能级依次降低，电荷返流时需要克服一个较大的势垒，从而大大提高了数据的保存时间。
在本发明公开的另一个实施例中的半浮栅存储器，参考图1所示，一种半浮栅存储器，包括：第一掺杂类型的衬底100，隧穿层302，设于所述衬底100，第一半导体202，与所述衬底100导电类型相反，设于所述衬底100并邻接所述隧穿层302，且与所述隧穿层302平行，第二半导体203，与所述衬底100导电类型相反，覆盖所述隧穿层302和所述第一半导体202，阻挡层301，覆盖所述第二半导体203。
需要说明的是，提供的第一掺杂类型的所述衬底100为p型半导体衬底100，在本实施例中，所述衬底100采用的是p型硅衬底100。所述第一半导体202和所述第二半导体203均为第二掺杂类型的半导体材料200且是与所述衬底100导电类型相反的n型硅材料。另外，隧穿层302可有效阻挡电子的流通，起到限流作用，利于存储器数据的保存。
优选地，还包括覆盖在所述阻挡层301上的栅极401，侧墙500，所述侧墙500设置在所述栅极401的两侧边，且两侧边的所述侧墙500、所述栅极401与所述衬底100构成密闭腔室，所述隧穿层302、所述第一半导体202、所述第二半导体203和所述阻挡层301位于所述密闭腔室内。从而形成一个密闭腔室，起到对隧穿层302、第一半导体202、第二半导体203和阻挡层301的保护作用，大大提高了半浮栅存储器的结构性能。
进一步优选地，在所述衬底100的两侧边且位于所述侧墙500的下端设有源区600和漏区601，所述源区600和所述漏区601分别与两侧的所述侧墙500抵接。
值得说明的是，侧墙材料可选用Si3 N4、SiO2或SiON材料制作，通过上述中的制造方法可以看出，构成存储器的各种材料均可以采用传统的半导体工艺制备得到，因此可以大面积生产，同时本实施例中的半浮栅存储器制造工艺与现有集成电路制造工艺兼容，大大提高了生产效率。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (10)

1.一种半浮栅存储器的制造方法，其特征在于，包括：
S01：提供第一掺杂类型的衬底；
S02：在所述衬底上生成与所述衬底导电类型相反的第一半导体和第二半导体；
S03：同时生成隧穿层和阻挡层，其中所述隧穿层设于所述衬底与所述第一半导体平行邻接，所述第二半导体覆盖所述隧穿层和所述第一半导体，所述阻挡层覆盖所述第二半导体。
2.根据权利要求1所述的半浮栅存储器的制造方法，其特征在于：
还包括步骤S04，所述步骤S04包括：在所述阻挡层上设置栅极，然后在所述栅极的两侧边设置侧墙，所述栅极和两侧边的所述侧墙与所述衬底形成密闭腔室。
3.根据权利要求2所述的半浮栅存储器的制造方法，其特征在于：
所述步骤S02包括：在所述衬底上外延形成具有第二掺杂类型的半导体材料。
4.根据权利要求3所述的半浮栅存储器的制造方法，其特征在于：
所述步骤S02中：在所述半导体材料中进行离子注入，然后进行退火处理后使所述半导体材料下端的部分形成牺牲层，所述牺牲层与所述衬底接触；
接着对所述牺牲层上方的所述半导体材料进一步进行离子注入，形成重掺杂的第二半导体。
5.根据权利要求4所述的半浮栅存储器的制造方法，其特征在于：
所述步骤S03中，先去除所述牺牲层两侧的部分所述第一半导体和所述第二半导体，且一侧边显露出所述牺牲层；
接着去除所述牺牲层，形成容纳槽；
然后在所述容纳槽内以及所述第二半导体上生成绝缘介质，所述绝缘介质覆盖所述第一半导体的侧面、所述第二半导体和所述衬底，且所述绝缘介质填充所述容纳槽；
接着在所述绝缘介质上表面设置栅极材料；
最后去除所述容纳槽两侧的所述栅极材料和所述绝缘介质，形成依次层叠的所述栅极、所述阻挡层和所述隧穿层。
6.根据权利要求5所述的半浮栅存储器的制造方法，其特征在于：。
所述步骤S04中，采用离子注入法在所述衬底注入离子，形成源区和漏区，所述源区和所述漏区分别位于所述侧墙的下端。
7.根据权利要求6所述的半浮栅存储器的制造方法，其特征在于：
所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。
8.一种半浮栅存储器，其特征在于，包括采用权利要求1-7中任一项半浮栅存储器的制造方法制备而成，所述半浮栅存储器包括：
第一掺杂类型的衬底；
隧穿层，设于所述衬底；
第一半导体，与所述衬底导电类型相反，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行；
第二半导体，与所述衬底导电类型相反，覆盖所述隧穿层和所述第一半导体；
阻挡层，覆盖所述第二半导体。
9.根据权利要求8所述的半浮栅存储器，其特征在于，还包括：
覆盖在所述阻挡层上的栅极；
侧墙，所述侧墙设置在所述栅极的两侧边，且两侧边的所述侧墙、所述栅极与所述衬底构成密闭腔室，所述隧穿层、所述第一半导体、所述第二半导体和所述阻挡层位于所述密闭腔室内。
10.根据权利要求9所述的半浮栅存储器的制造方法，其特征在于，还包括：
在所述衬底的两侧边且位于所述侧墙的下端设有源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。
CN202110320039.1A 2021-03-25 2021-03-25 半浮栅存储器的制造方法及半浮栅存储器 Active CN112908998B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110320039.1A CN112908998B (zh) 2021-03-25 2021-03-25 半浮栅存储器的制造方法及半浮栅存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110320039.1A CN112908998B (zh) 2021-03-25 2021-03-25 半浮栅存储器的制造方法及半浮栅存储器

Publications (2)

Publication Number Publication Date
CN112908998A true CN112908998A (zh) 2021-06-04
CN112908998B CN112908998B (zh) 2022-10-21

Family

ID=76106516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110320039.1A Active CN112908998B (zh) 2021-03-25 2021-03-25 半浮栅存储器的制造方法及半浮栅存储器

Country Status (1)

Country Link
CN (1) CN112908998B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395779A (en) * 1994-04-08 1995-03-07 United Microelectronics Corporation Process of manufacture of split gate EPROM device
US6127251A (en) * 1998-09-08 2000-10-03 Advanced Micro Devices, Inc. Semiconductor device with a reduced width gate dielectric and method of making same
US20050236613A1 (en) * 2004-04-23 2005-10-27 Macronix International Co., Ltd. Quantum-well memory device and method for making the same
US20060001075A1 (en) * 2004-07-01 2006-01-05 Macronix International Co., Ltd. Charge trapping memory device with two separated non-conductive charge trapping inserts and method for making the same
US20060261402A1 (en) * 2005-05-20 2006-11-23 Hang-Ting Lue Air tunnel floating gate memory cell and method for making the same
US20100219459A1 (en) * 2007-10-23 2010-09-02 Marius Orlowski Method for manufacturing a non-volatile memory, non-volatile memory device, and an integrated circuit
US20130175592A1 (en) * 2012-01-11 2013-07-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
CN103579119A (zh) * 2012-07-27 2014-02-12 上海华虹Nec电子有限公司 一种eeprom存储单元的制造方法
CN103887313A (zh) * 2014-03-04 2014-06-25 华为技术有限公司 一种半浮栅器件及其制备方法
CN104465381A (zh) * 2013-09-23 2015-03-25 苏州东微半导体有限公司 一种平面沟道的半浮栅器件的制造方法
CN105336622A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半浮栅器件及其形成方法
US20170179115A1 (en) * 2014-08-17 2017-06-22 Fudan University Semi-floating-gate power device and manufacturing method therefor
CN110047836A (zh) * 2019-04-18 2019-07-23 武汉新芯集成电路制造有限公司 闪存器件及其制造方法
CN110416287A (zh) * 2019-07-10 2019-11-05 复旦大学 一种外延tfet沟道的半浮栅晶体管及其制备方法
CN111430355A (zh) * 2018-12-20 2020-07-17 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395779A (en) * 1994-04-08 1995-03-07 United Microelectronics Corporation Process of manufacture of split gate EPROM device
US6127251A (en) * 1998-09-08 2000-10-03 Advanced Micro Devices, Inc. Semiconductor device with a reduced width gate dielectric and method of making same
US20050236613A1 (en) * 2004-04-23 2005-10-27 Macronix International Co., Ltd. Quantum-well memory device and method for making the same
US20060001075A1 (en) * 2004-07-01 2006-01-05 Macronix International Co., Ltd. Charge trapping memory device with two separated non-conductive charge trapping inserts and method for making the same
US20060261402A1 (en) * 2005-05-20 2006-11-23 Hang-Ting Lue Air tunnel floating gate memory cell and method for making the same
US20100219459A1 (en) * 2007-10-23 2010-09-02 Marius Orlowski Method for manufacturing a non-volatile memory, non-volatile memory device, and an integrated circuit
US20130175592A1 (en) * 2012-01-11 2013-07-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
CN103579119A (zh) * 2012-07-27 2014-02-12 上海华虹Nec电子有限公司 一种eeprom存储单元的制造方法
CN104465381A (zh) * 2013-09-23 2015-03-25 苏州东微半导体有限公司 一种平面沟道的半浮栅器件的制造方法
CN103887313A (zh) * 2014-03-04 2014-06-25 华为技术有限公司 一种半浮栅器件及其制备方法
CN105336622A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半浮栅器件及其形成方法
US20170179115A1 (en) * 2014-08-17 2017-06-22 Fudan University Semi-floating-gate power device and manufacturing method therefor
CN111430355A (zh) * 2018-12-20 2020-07-17 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法
CN110047836A (zh) * 2019-04-18 2019-07-23 武汉新芯集成电路制造有限公司 闪存器件及其制造方法
CN110416287A (zh) * 2019-07-10 2019-11-05 复旦大学 一种外延tfet沟道的半浮栅晶体管及其制备方法

Also Published As

Publication number Publication date
CN112908998B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US10741698B2 (en) Semi-floating gate FET
WO2014177045A1 (zh) 一种半浮栅器件及其制造方法
US11094696B2 (en) Methods of forming a thyristor-based random access memory using fin structures and elevated layers
CN107919324B (zh) 半导体器件的形成方法
CN104701316B (zh) 一种双槽形结构的半浮栅器件及其制造方法
CN107039439B (zh) 存储器及其形成方法
CN111490046B (zh) 一种高擦写速度半浮栅存储器及其制备方法
CN112908998B (zh) 半浮栅存储器的制造方法及半浮栅存储器
CN112838089B (zh) 半浮栅存储器及其制造方法
US6380045B1 (en) Method of forming asymmetric wells for DRAM cells
CN111477685B (zh) 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法
CN112909000B (zh) 半浮栅存储器及其制造工艺
CN111540741B (zh) 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN111477625B (zh) 一种基于缺陷俘获材料的半浮栅存储器及其制备方法
CN115842023A (zh) 半导体结构和半导体结构的制备方法
CN113161360B (zh) 一种半浮栅存储器的制造工艺及半浮栅存储器
CN110164768B (zh) 半导体结构及其形成方法
CN112908999A (zh) 半浮栅存储器的制造工艺及半浮栅存储器
CN112713088A (zh) 半导体结构及其形成方法
CN106328528B (zh) 半导体结构的形成方法
CN111477626B (zh) 一种半浮栅存储器及其制备方法
CN117500271B (zh) 半导体结构及其制备方法
CN111540739B (zh) 一种基于双隧穿晶体管的半浮栅存储器及其制备方法
CN111508960B (zh) 一种低操作电压半浮栅存储器及其制备方法
CN111564443B (zh) 一种高集成密度半浮栅存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant