CN111477685B - 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 - Google Patents

基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 Download PDF

Info

Publication number
CN111477685B
CN111477685B CN202010339710.2A CN202010339710A CN111477685B CN 111477685 B CN111477685 B CN 111477685B CN 202010339710 A CN202010339710 A CN 202010339710A CN 111477685 B CN111477685 B CN 111477685B
Authority
CN
China
Prior art keywords
region
doped
low
grid
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010339710.2A
Other languages
English (en)
Other versions
CN111477685A (zh
Inventor
万景
肖凯
陈颖欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202010339710.2A priority Critical patent/CN111477685B/zh
Publication of CN111477685A publication Critical patent/CN111477685A/zh
Application granted granted Critical
Publication of CN111477685B publication Critical patent/CN111477685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法，该正反馈晶体管通过凹槽型栅氧化层结构以改进平面栅氧化层正反馈晶体管的缺陷，通过引入关键的沟道区域掺杂以及与沟道区域掺杂反型的衬底掺杂和低漏掺杂区域，形成正反馈机理所需的特殊能带结构，从而达到与普通正反馈晶体管相似的电学性能与功能；此外，该正反馈晶体管具有与MOSFET相似的对称物理结构，在正栅极和栅极侧墙的掩蔽作用下，可通过与MOSFET类似的自对准离子注入工艺在沟道区域上形成低漏掺杂区域和阴极区域/阳极区域掺杂；本发明的正反馈晶体管制备工艺与传统的CMOS兼容，增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为存储器的性能。

Description

基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法
技术领域
本发明涉及半导体器件技术领域，具体涉及一种基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法。
背景技术
几十年来，传统的单晶体管一电容器动态随机存取存储器(1T-1C DRAM)表现出良好的可靠性和高集成度(参考文选：Song KW,Kim y,Kim H,Chung HW,et al.A 31nsrandom cycle VCat-based 4F2 DRAM with enhanced cell efficiency.Proc Symp vlsCircuits 2009:132-3)。例如最近提出的流行的动态存储设备，包含基于电容的IT-IC动态随机存取存储器(DRAM)(参考文选：C.J.Radens,S.Kudelka,L.Nesbit,et al.“Anorthogonal 6F trench sidewall vertical device cell for 4 Gb/16 Gb DRAM,”inIEDM Tech.Dig.,2000,pp.349–352.)、常规的6-T静态随机存取存储器(参考文选：L.Chang,D.M.Fried,J.Hergenrother,et al.“Stable SRAM cell design for the 32nmnode and beyond,”in VLSI Symp.Tech.Dig.,2005,pp.128–129.)、基于晶闸管的RAM(T-RAM)，场效应二极管(FED)(参考文选：M.Bawedin,S.Cristoloveanu,et al.“Floatingbody SOI memory:The scaling tournament,”in Semiconductoron-InsulatorMaterials for Nanoelectronics Applications,Germany:Springer-Verlag,2011,pp.393–421.)(参考文选：H.-J.Cho,F.Nemati,et al.“Anovel capacitor-less DRAMcell using thin capacitively-coupled thyristor(TCCT),”in IEDM Tech.Dig.,2005,pp.311–314.)等。
IT-IC DRAM具有很高的集成密度和出色的可靠性，但存取速度较慢。相比之下，传统的6-T静态随机存取存储器可以提供较高的存取速度，但密度较低。因此，如今不仅有高集成度且具备高速性能的存储器变得越来越有吸引力。例如，基于晶闸管的RAM(T-RAM)紧凑且快速，但要获得稳定的性能，就需要精确控制双极晶体管并进行精确的掺杂控制。
一种基于场效应控制的势垒调制的场效应二极管(FED)，具有尖锐的开关和迟滞特性，最初被提议用于电子静电放电保护，随后被用作具有良好模拟缩放能力的存储器件。2011年，申请人发明了一种与普通MOSFET的工作机理截然不同新型半导体器件，Z2-FET(参考文选：J.Wan,C.Le Royer,et al.Z2-FET field-effect transistor with a verticalsubthreshold slope and with no impact ionization,2013,美国专利：US8,581,310.)(参考文选：J.Wan,S.Cristoloveanu,C.Le Royer and A.Zaslavsky,Dynamic memorycell provided with a field-effect transistor having zero swing,2013,美国专利：20,130,100,729.)。Z2-FET建立于绝缘层上硅(SOI)的衬底上，通过引入非对称的器件结构和SOI的双栅极感应，在衬底中形成独特的能带结构。而此能带结构使得Z2-FET内部产生载流子的正反馈作用。Z2-FET的电学特性与传统MOSFET也完全不同，具有极低的亚阈摆幅，使其在低电压和低功耗集成电路中具有巨大的应用潜力(参考文选：J.Wan,S.Cristoloveanu,et al.A feedback silicon-on-insulator steep switching devicewith gate-controlled carrier injection.Solid-State Electronics,2012.76:p.109-111.)。此外，Z2-FET的输出特性显示出巨大的栅控回滞效应。此特性被开发应用于挥发性存储器，集成密度和读写速度都远优于普通存储器的性能(参考文选：J.Wan,C.Le Royer,A.Zaslavsky and S.Cristoloveanu,A Compact Capacitor-Less High-Speed DRAMUsing Field Effect-Controlled Charge Regeneration.IEEE Electron DeviceLetters,2012.33(2):p.179-181.)。此外，还将Z2-FET建立于体硅衬底上，使其具有对称的物理结构，和自对准工艺与普通的MOSFET高度兼容，工艺简单且避免了光刻套准误差。利用栅极和栅极侧墙的掩蔽作用，可通过与MOSFET类似的自对准离子注入工艺形成LDD掺杂和阴极/阳极掺杂区域。基于体硅的Z2-FET不但具有优异的电学性能，特殊的应用功能，且工艺与传统CMOS完全兼容，可广泛应用于低亚阈摆幅开关，存储器，静电保护和传感器等领域。使用与Z2-FET和反馈FET(FB-FET)类似的反馈机制。Z2-FET DRAM结合了轻掺杂漏极(LDD)和前栅极以形成势垒。它在输出特性上显示出类似的栅极控制磁滞，并用作具有出色性能的单晶体管DRAM(1T-DRAM)。
然而，上述的Z2-FET的平面型栅氧化层电容受到当前对器件尺寸要求不断缩小的影响。电容随器件尺寸缩小而降低，导致其存储电荷的数量变少。此外，电容减小将导致存储时间下降，这对于应用于高性能动态存储器是不容忽视的缺点。
发明内容
本发明的目的在于提供一种基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法，该正反馈晶体管通过凹槽型栅氧化层结构以改进平面栅氧化层正反馈晶体管的缺陷，增大了正栅极的有效面积，以增加栅电容提高存储器的存储时间；该正反馈晶体管通过引入关键的沟道掺杂以及与沟道掺杂反型的衬底掺杂和低漏掺杂区域，形成正反馈机理所需的特殊能带结构，从而达到与普通正反馈晶体管相似的电学性能与功能。此外，该正反馈晶体管具有与MOSFET相似的对称物理结构，在正栅极和栅极侧墙的掩蔽作用下，可通过与MOSFET类似的自对准离子注入工艺在沟道区域上形成低漏掺杂区域和阴极区域/阳极区域掺杂。这种对称结构和自对准工艺与普通的MOSFET高度兼容，工艺条件简单成熟且不会出现光刻套准误差。结合半导体衬底，对称及凹槽型栅氧化层的器件结构与掺杂结合，本发明的正反馈晶体管不但具有优异的电学性能、特殊的应用功能，其制备工艺与传统的CMOS完全兼容，大大增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为高性能存储器的性能。
为了达到上述目的，本发明通过以下技术方案实现：
一种基于半导体衬底的凹槽型场效应正反馈晶体管，包含：
衬底；
沟道区域，设置于所述衬底上，所述沟道区域与所述衬底互为反型掺杂，所述沟道区域上开设一凹槽结构；
栅氧化层，置于所述沟道区域的凹槽结构上，所述栅氧化层为凹槽型贴合所述沟道区域的凹槽结构；
正栅极，置于所述栅氧化层上，所述正栅极底部贴合所述栅氧化层；
低漏掺杂区域，其包含第一低漏掺杂区域和第二低漏掺杂区域，分别位于所述正栅极的两侧，所述低漏掺杂区域和所述沟道区域互为反型掺杂；
栅极侧墙，其包含位于所述第一低漏掺杂区域上的第一栅极侧墙和位于所述第二低漏掺杂区域上的第二栅极侧墙；
阴极区域，置于所述第一低漏掺杂区域上，所述阴极区域位于所述第一栅极侧墙的外侧；
阳极区域，置于所述第二低漏掺杂区域上，所述阳极区域位于所述第二栅极侧墙的外侧；
阴极金属接触，置于所述阴极区域上；
阳极金属接触，置于所述阳极区域上；
栅极金属接触，置于所述正栅极上，所述栅极金属接触位于所述第一栅极侧墙和所述第二栅极侧墙之间。
优选地，所述衬底为弱p型掺杂，所述沟道区域为n型掺杂，所述低漏掺杂区域为p型掺杂；
或，所述衬底为弱n型掺杂，所述沟道区域为p型掺杂，所述低漏掺杂区域为n型掺杂。
优选地，所述阴极区域和所述阳极区域为重掺杂，且两者为反型掺杂；所述阴极区域为p+型掺杂以及所述阳极区域为n+型掺杂，或者，所述阴极区域为n+型掺杂以及所述阳极区域为p+型掺杂；
和/或，所述沟道区域和/或所述衬底和/或所述低漏掺杂区域的掺杂弱于所述阴极区域和/或所述阳极区域。
优选地，所述衬底材料为硅、锗、锗硅、氮化镓、铟镓砷中的任意一种；
和/或，所述沟道区域材料为硅、锗、锗硅、氮化镓、铟镓砷中的任意一种；
和/或，所述栅氧化层材料为二氧化硅、氮化硅、三氧化二铝、氧化铪中的任意一种；
和/或，所述正栅极材料为多晶硅、金属、多晶硅和金属复合材料中的任意一种；
和/或，所述栅极侧墙材料为氮化硅、二氧化硅、SiOCN、SiBCN中的任意一种。
优选地，所述基于半导体衬底的凹槽型场效应正反馈晶体管是关于所述正栅极对称的结构。
优选地，一种用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，该方法包含：
S1、制备弱掺杂的起始衬底；
S2、在所述衬底上外延生长一层掺杂的沟道区域；
S3、在所述沟道区域上利用掩膜在预设位置形成凹槽结构；
S4、在所述凹槽结构上淀积一层凹槽型的栅氧化层以及在其之上的正栅极材料；
S5、光刻并刻蚀以形成正栅极图形；
S6、采用正栅极为掩膜，以自对准的方式离子注入以形成低漏掺杂区域；
S7、在所述低漏掺杂区域上淀积一层栅极侧墙材料，刻蚀形成栅极侧墙；
S8、在所述低漏掺杂区域上沉积一层硬掩模材料，光刻刻蚀，打开阴极区域，并以沉积的硬掩模、正栅极和栅极侧墙为掩模，选择性外延生长阴极区域；外延生长时进行原位掺杂，最终形成重掺杂的阴极区域；
S9、在所述低漏掺杂区域上沉积另一层硬掩模材料，光刻刻蚀，打开阳极区域，并以沉积的硬掩模、正栅极和栅极侧墙为掩模，选择性外延生长阳极区域；外延生长时进行原位掺杂，最终形成与阴极区域互为反型掺杂的重掺杂的阳极区域；
S10、分别在所述阴极区域、阳极区域和正栅极上淀积金属并退火，以形成阴极金属接触、阳极金属接触和栅极金属接触。
优选地，所述步骤S1中，衬底的掺杂浓度在1015cm-2至1019cm-2之间；
和/或，所述步骤S2中，所述沟道区域的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道区域的厚度在50nm～1000nm之间；
和/或，所述步骤S3中，采用干法刻蚀或湿法刻蚀的方式形成凹槽结构，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液，所述凹槽结构的直径在5nm至200nm之间，深度在10nm至1000nm；
和/或，所述步骤S4中，采用原子层沉积的方式淀积所述栅氧化层，所述栅氧化层厚度在1nm至30nm之间；
和/或，所述步骤S5中，所述正栅极厚度在10nm至500nm之间，采用干法刻蚀或湿法刻蚀形成正栅极图形，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液；
和/或，所述步骤S7中，采用化学气相沉积或原子层淀积的方式淀积栅极侧墙材料，采用具有垂直方向性的反应离子刻蚀或干法刻蚀形成栅极侧墙；
和/或，所述步骤S8中，采用化学气相沉积或原子层沉积的方式沉积硬掩模材料，所述硬掩模材料为氮化硅或二氧化硅，所述阴极区域厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间；
和/或，所述步骤S9中，采用化学气相沉积或原子层沉积的方式沉积硬掩模材料，所述硬掩模材料为氮化硅或二氧化硅，所述阳极区域的厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间；
和/或，所述步骤S10中，金属为铝、镍、金属硅化物中的任意一种，退火温度在300℃至900℃。
优选地，所述步骤S6中，采用硼或BF2进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间；
或，所述步骤S6中，采用砷或磷进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间。
优选地，一种用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，该方法包含：
T1、制备弱掺杂的起始衬底；
T2、在所述衬底上外延生长一层掺杂的沟道区域；
T3、在所述沟道区域上利用掩膜在预设位置形成凹槽结构；
T4、在所述凹槽结构上淀积一层凹槽型的栅氧化层以及在其之上的正栅极材料；
T5、光刻并刻蚀以形成正栅极图形；
T6、采用正栅极为掩膜，以自对准的方式离子注入以形成低漏掺杂区域；
T7、在所述低漏掺杂区域上淀积一层栅极侧墙材料，刻蚀形成栅极侧墙；
T8、在所述低漏掺杂区域上外延一层本征的硅层，光刻刻蚀，打开阳极区域，选择性外延生长阳极区域，外延生长后采用离子注入的方式，在外延层中选择性地形成重掺杂的阳极区域；
T9、在所述低漏掺杂区域上外延另一层本征的硅层，光刻刻蚀，打开阴极区域，选择性外延生长阴极区域，外延生长后采用离子注入的方式，在外延层中选择性地形成与阳极区域互为反型掺杂的重掺杂的阴极区域，去除光刻胶后，进行高温退火以激活注入的离子；
T10、分别在所述阴极区域、阳极区域和正栅极上淀积金属并退火，以形成阴极金属接触、阳极金属接触和栅极金属接触。
优选地，所述步骤T1中，衬底的掺杂浓度在1015cm-2至1019cm-2之间；
和/或，所述步骤T2中，所述沟道区域的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道区域的厚度在50nm～1000nm之间；
和/或，所述步骤T3中，采用干法刻蚀或湿法刻蚀的方式形成凹槽结构，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液，所述凹槽结构的直径在5nm至200nm之间，深度在10nm至1000nm；
和/或，所述步骤T4中，采用原子层沉积的方式淀积所述栅氧化层，所述栅氧化层厚度在1nm至30nm之间；
和/或，所述步骤T5中，所述正栅极厚度在10nm至500nm之间，采用干法刻蚀或湿法刻蚀形成正栅极图形，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液；
和/或，所述步骤T6中，采用硼或BF2进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间；
和/或，所述步骤T7中，采用化学气相沉积或原子层淀积的方式淀积栅极侧墙材料，采用具有垂直方向性的反应离子刻蚀或干法刻蚀形成栅极侧墙；
和/或，所述步骤T8中，所述阳极区域的厚度在10nm至100nm之间，光刻打开阳极区域，使用硼或BF2进行离子注入，剂量在1014cm-2至1016cm-2之间，能量在1keV至10keV之间；
和/或，所述步骤T9中，所述阴极区域厚度在10nm至100nm之间，光刻打开阴极区域，使用砷或磷进行离子注入，剂量在1014cm-2至1016cm-2之间，能量在1keV至10keV之间；
和/或，所述步骤T10中，金属为铝、镍、金属硅化物中的任意一种，退火温度在300℃至900℃。
本发明与现有技术相比具有以下优点：
(1)本发明的正反馈晶体管通过凹槽型栅氧化层结构以改进平面栅氧化层正反馈晶体管的缺陷，通过引入关键的沟道掺杂以及与沟道掺杂反型的衬底掺杂和低漏掺杂区域，形成正反馈机理所需的特殊能带结构，从而达到与普通正反馈晶体管相似的电学性能与功能；
(2)本发明的正反馈晶体管具有与MOSFET相似的对称物理结构，在正栅极和栅极侧墙的掩蔽作用下，可通过与MOSFET类似的自对准离子注入工艺在沟道区域上形成低漏掺杂区域和阴极区域/阳极区域掺杂，这种对称结构和自对准工艺与普通的MOSFET高度兼容，工艺条件简单成熟且不会出现光刻套准误差；
(3)本发明的正反馈晶体管将半导体衬底、对称及凹槽型栅氧化层的器件结构与掺杂结合，使其不但具有优异的电学性能、特殊的应用功能，其制备工艺与传统的CMOS完全兼容，大大增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为高性能存储器的性能。
附图说明
图1为本发明的基于半导体衬底的凹槽型场效应正反馈晶体管的结构示意图；
图2a-2h为本发明的基于半导体衬底的凹槽型场效应正反馈晶体管的制备流程示意图；
图3为本发明实施例二的基于半导体衬底的凹槽型场效应正反馈晶体管的结构示意图；
图4为本发明实施例三的基于半导体衬底的凹槽型场效应正反馈晶体管的结构示意图。
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
如图1所示，为本发明的一种基于半导体衬底的凹槽型场效应正反馈晶体管，其包含：衬底1、开设一凹槽结构的沟道区域2、凹槽型的栅氧化层3、正栅极4、与所述沟道区域2互为反型掺杂的低漏掺杂区域、栅极侧墙、阴极区域9、与所述阴极区域9互为反型掺杂的阳极区域10、阴极金属接触11、阳极金属接触12和栅极金属接触13。其中，所述沟道区域2与所述衬底1互为反型掺杂。优选地，本发明的所述基于半导体衬底的凹槽型场效应正反馈晶体管是关于所述正栅极4对称的结构。
所述衬底1为弱掺杂，一般为弱P型或弱N型掺杂的硅，其掺杂浓度在1015cm-2至1019cm-2之间，根据传感的光学波长不同，所述衬底1的材料可为硅、锗、锗硅、氮化镓、铟镓砷等，在本申请的各实施例中采用的衬底1均为体硅衬底。
所述沟道区域2开设一凹槽结构，其设置于所述衬底1上，其材料为硅、锗、锗硅、氮化镓、铟镓砷等。
所述栅氧化层3为凹槽型，其贴合于所述沟道区域2的凹槽结构上，所述栅氧化层3材料为二氧化硅、氮化硅、三氧化二铝、氧化铪等。所述正栅极4置于所述栅氧化层3上，所述正栅极4底部贴合所述栅氧化层3(贴合凹槽型)，其顶部为平面，所述正栅极4材料为多晶硅、金属、多晶硅和金属复合材料等。
所述低漏掺杂区域包含第一低漏掺杂区域5和第二低漏掺杂区域6，两者分别位于所述正栅极4的两侧。
所述栅极侧墙包含位于所述第一低漏掺杂区域5上的第一栅极侧墙7和位于所述第二低漏掺杂区域6上的第二栅极侧墙8，所述栅极侧墙材料为氮化硅、二氧化硅、SiOCN、SiBCN等中的任意一种，或为其他低介电常数介质。
所述阴极区域9和所述阳极区域10为重掺杂，且两者为反型掺杂。所述沟道区域2、所述衬底1和所述低漏掺杂区域的掺杂弱于所述阴极区域9和所述阳极区域10。所述阴极区域9置于所述第一低漏掺杂区域5上，且所述阴极区域9位于所述第一栅极侧墙7的外侧；所述阳极区域10置于所述第二低漏掺杂区域6上，且所述阳极区域10位于所述第二栅极侧墙8的外侧。
所述阴极金属接触11、阳极金属接触12和栅极金属接触13分别置于所述阴极区域9、所述阳极区域10和所述正栅极4上，其中，所述栅极金属接触13位于所述第一栅极侧墙7和所述第二栅极侧墙8之间。
如图2a-2h结合所示，本发明还提供了一种用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，该方法包含：
S1、制备弱掺杂的起始衬底1。
S2、在所述衬底1上外延生长一层掺杂的沟道区域2。
S3、在所述沟道区域2上利用掩膜在预设位置形成凹槽结构，可采用光刻及刻蚀的方式形成凹槽结构。
S4、在所述凹槽结构上淀积一层凹槽型的栅氧化层3以及在其之上的正栅极4材料。所述沟道区域2、栅氧化层3和正栅极4都具有凹槽结构，可增大正栅极4的有效面积，以增加栅电容提高存储器的存储时间。
S5、光刻并打开正栅极4图形的窗口，利用光刻胶为掩膜对正栅极4进行刻蚀以形成正栅极4图形。
S6、采用正栅极4为自对准的掩膜，以自对准的方式在沟道区域2上离子注入以形成沟道区域2两边的低漏掺杂区域。
S7、在所述低漏掺杂区域上淀积一层栅极侧墙材料，进行干法各向异性刻蚀形成栅极侧墙。
S8、在所述低漏掺杂区域上沉积一层选择性外延用的硬掩模材料，光刻并进行干法刻蚀，打开阴极区域9，之后进行外延生长，并以沉积的硬掩模、正栅极4和栅极侧墙为掩模，选择性外延生长阴极区域9；外延生长时进行原位掺杂，最终形成重掺杂的阴极区域9。
S9、在所述低漏掺杂区域上沉积另一层选择性外延用的硬掩模材料，光刻并进行干法刻蚀，打开阳极区域10，之后进行外延生长，并以沉积的硬掩模、正栅极4和栅极侧墙为掩模，选择性外延生长阳极区域10；外延生长时进行原位掺杂，最终形成与阴极区域9互为反型掺杂的重掺杂的阳极区域10。
S10、分别在所述阴极区域9、阳极区域10和正栅极4上淀积金属并退火，以形成阴极金属接触11、阳极金属接触12和栅极金属接触13。
本发明提供的基于半导体衬底的凹槽型新型场效应正反馈晶体管，该晶体管所必需的特殊能带结构(电子和空穴的注入势垒)由正栅极4和临近沟道区域2的低漏掺杂区域(LDD)形成。通过改变凹槽型沟道区域2掺杂以及正栅极4上施加的正电压强度调节在凹槽型沟道区域2中其共同形成空穴的注入势垒高度，从而调控阳极空穴的注入，而沟道区域2的凹槽结构左边的低漏掺杂区域将会形成电子的势垒从而控制阴极电子的注入。本发明通过在沟道区域2开设凹槽结构，结合凹槽型的栅氧化层3，使得该正反馈晶体管的器件电容上升，保留电耗时间增长。
基于同一工作原理，器件的结构可以不同，具体实施方式依据实施例不同，可分为以下实施例。
实施例一
所述衬底1为弱P型掺杂，所述沟道区域2为N型掺杂，所述低漏掺杂区域为P型掺杂。所述阴极区域9为N+型重掺杂以及所述阳极区域10为P+型重掺杂。
所述步骤S2中，所述沟道区域2的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道区域2的厚度在50nm～1000nm之间。
所述步骤S3中，光刻打开凹槽结构的刻蚀窗口，采用干法刻蚀或湿法刻蚀的方式形成凹槽结构，所述干法刻蚀一般采用氟基或卤族元素气体，如SF6、CHF3、HBr或Cl2等，所述湿法刻蚀一般采用TMAH、KOH溶液，所述凹槽结构的直径一般在5nm至200nm之间，深度一般在10nm至1000nm。
所述步骤S4中，采用原子层沉积的方式淀积所述栅氧化层3，所述栅氧化层3厚度在1nm至30nm之间。
所述步骤S5中，所述正栅极4厚度在10nm至500nm之间，采用干法刻蚀或湿法刻蚀形成正栅极4图形，所述干法刻蚀采用氟基或卤族元素气体，如SF6、CHF3、HBr或Cl2等，所述湿法刻蚀采用TMAH、KOH溶液。
所述步骤S6中，采用硼或BF2进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间。
所述步骤S7中，采用化学气相沉积或原子层淀积的方式淀积栅极侧墙材料，采用具有垂直方向性的反应离子刻蚀或干法刻蚀形成栅极侧墙，所述栅极侧墙底部为弱掺杂区域。其中，所述干法刻蚀一般采用氟基或卤族元素气体，如SF6、CHF3、HBr或Cl2等。
所述步骤S8中，采用化学气相沉积或原子层沉积等方式沉积硬掩模材料，所述硬掩模材料为氮化硅或二氧化硅等，所述阴极区域9厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间。
所述步骤S9中，采用化学气相沉积或原子层沉积等方式沉积硬掩模材料，所述硬掩模材料为氮化硅或二氧化硅等，所述阳极区域10的厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间。
所述步骤S10中，金属为铝、镍、金属硅化物等，退火温度在300℃至900℃。
实施例二
如图3所示，实施例二与实施例一类似，区别在于实施例二的掺杂类型为反型掺杂，即实施例二中的器件为P型器件，而实施例一中的器件为N型器件。其中所述衬底1为弱N型掺杂，所述沟道区域2为P型掺杂，所述低漏掺杂区域的离子注入为N型掺杂。所述阴极区域9为N+型掺杂以及所述阳极区域10为P+型掺杂。
具体实施工艺流程与实施例一的工艺流程类似，只需将步骤S1中的衬底1掺杂换为N型，步骤S6中，采用砷或磷进行离子注入形成重N型掺杂的低漏掺杂区域，其剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间。其他与实施例一类似，在此不做赘述。
实施例三
如图4所示，实施例三的结构与实施例一结构相似，区别在于阴极区域9和阳极区域10的形成方式。在实施例三中，阴极区域9和阳极区域10的外延无需原位掺杂，也无需掩膜。外延之后，结合光刻和离子注入的方法，在阴极区域9和阳极区域10的外延层中选择性地形成N+和P+的掺杂。
本实施例的一种用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，该方法包含：
T1、制备弱掺杂的起始衬底1。
T2、在所述衬底1上外延生长一层掺杂的沟道区域2。
T3、在所述沟道区域2上利用掩膜在预设位置形成凹槽结构。
T4、在所述凹槽结构上淀积一层凹槽型的栅氧化层3以及在其之上的正栅极4材料。
T5、光刻并刻蚀以形成正栅极4图形。
T6、采用正栅极4为掩膜板，以自对准的方式离子注入以形成低漏掺杂区域。
T7、在所述低漏掺杂区域上淀积一层栅极侧墙材料，刻蚀形成栅极侧墙。
T8、在所述低漏掺杂区域上外延一层本征的硅层，光刻刻蚀，打开阳极区域，选择性外延生长阳极区域，外延生长后采用离子注入的方式，在外延层中选择性地形成重掺杂的阳极区域10。
T9、在所述低漏掺杂区域上外延另一层本征的硅层，光刻刻蚀，打开阴极区域，选择性外延生长阴极区域，外延生长后采用离子注入的方式，在外延层中选择性地形成与阳极区域互为反型掺杂的重掺杂的阴极区域9，去除光刻胶后，进行高温退火以激活注入的离子。
T10、分别在所述阴极区域9、阳极区域10和正栅极4上淀积金属并退火，以形成阴极金属接触11、阳极金属接触12和栅极金属接触13。
在本实施例中，各层的掺杂类型、浓度等因素与实施例一类似，不同之处在于：所述步骤T8中，所述阳极区域10的厚度在10nm至100nm之间，光刻打开阳极区域，使用硼或BF2进行离子注入，剂量在1014cm-2至1016cm-2之间，能量在1keV至10keV之间。
所述步骤T9中，所述阴极区域9厚度在10nm至100nm之间，光刻打开阴极区域，使用砷或磷进行离子注入，剂量在1014cm-2至1016cm-2之间，能量在1keV至10keV之间。
所述步骤T10中，金属为铝、镍、金属硅化物等，退火温度在300℃至900℃。
综上所述，本发明的基于半导体衬底的凹槽型场效应正反馈晶体管，通过凹槽型栅氧化层结构以改进平面栅氧化层正反馈晶体管的缺陷，通过引入关键的沟道区域2掺杂以及与沟道区域2掺杂反型的衬底1掺杂和低漏掺杂区域，形成正反馈机理所需的特殊能带结构，从而达到与普通正反馈晶体管相似的电学性能与功能。此外，该正反馈晶体管具有与MOSFET相似的对称物理结构，在正栅极4和栅极侧墙的掩蔽作用下，可通过与MOSFET类似的自对准离子注入工艺在沟道区域2上形成低漏掺杂区域和阴极区域9/阳极区域10掺杂。这种对称结构和自对准工艺与普通的MOSFET高度兼容，工艺条件简单成熟且不会出现光刻套准误差。结合半导体衬底，对称及凹槽型栅氧化层的器件结构与掺杂结合，本发明的正反馈晶体管不但具有优异的电学性能、特殊的应用功能，其制备工艺与传统的CMOS完全兼容，大大增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为高性能存储器的性能。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种基于半导体衬底的凹槽型场效应正反馈晶体管，其特征在于，包含：
衬底(1)；
沟道区域(2)，设置于所述衬底(1)上，所述沟道区域(2)与所述衬底(1)互为反型掺杂，所述沟道区域(2)上开设一凹槽结构；
栅氧化层(3)，置于所述沟道区域(2)的凹槽结构上，所述栅氧化层(3)为凹槽型贴合所述沟道区域(2)的凹槽结构；
正栅极(4)，置于所述栅氧化层(3)上，所述正栅极(4)底部贴合所述栅氧化层(3)；
低漏掺杂区域，其包含第一低漏掺杂区域(5)和第二低漏掺杂区域(6)，分别位于所述正栅极(4)的两侧，所述低漏掺杂区域和所述沟道区域(2)互为反型掺杂；
栅极侧墙，其包含位于所述第一低漏掺杂区域(5)上的第一栅极侧墙(7)和位于所述第二低漏掺杂区域(6)上的第二栅极侧墙(8)；
阴极区域(9)，置于所述第一低漏掺杂区域(5)上，所述阴极区域(9)位于所述第一栅极侧墙(7)的外侧；
阳极区域(10)，置于所述第二低漏掺杂区域(6)上，所述阳极区域(10)位于所述第二栅极侧墙(8)的外侧；
阴极金属接触(11)，置于所述阴极区域(9)上；
阳极金属接触(12)，置于所述阳极区域(10)上；
栅极金属接触(13)，置于所述正栅极(4)上，所述栅极金属接触(13)位于所述第一栅极侧墙(7)和所述第二栅极侧墙(8)之间。
2.如权利要求1所述的基于半导体衬底的凹槽型场效应正反馈晶体管，其特征在于，
所述衬底(1)为弱p型掺杂，所述沟道区域(2)为n型掺杂，所述低漏掺杂区域为p型掺杂；
或，所述衬底(1)为弱n型掺杂，所述沟道区域(2)为p型掺杂，所述低漏掺杂区域为n型掺杂。
3.如权利要求1或2所述的基于半导体衬底的凹槽型场效应正反馈晶体管，其特征在于，
所述阴极区域(9)和所述阳极区域(10)为重掺杂，且两者为反型掺杂；所述阴极区域(9)为p+型掺杂以及所述阳极区域(10)为n+型掺杂，或者，所述阴极区域(9)为n+型掺杂以及所述阳极区域(10)为p+型掺杂；
和/或，所述沟道区域(2)和/或所述衬底(1)和/或所述低漏掺杂区域的掺杂弱于所述阴极区域(9)和/或所述阳极区域(10)。
4.如权利要求1所述的基于半导体衬底的凹槽型场效应正反馈晶体管，其特征在于，
所述衬底(1)材料为硅、锗、锗硅、氮化镓、铟镓砷中的任意一种；
和/或，所述沟道区域(2)材料为硅、锗、锗硅、氮化镓、铟镓砷中的任意一种；
和/或，所述栅氧化层(3)材料为二氧化硅、氮化硅、三氧化二铝、氧化铪中的任意一种；
和/或，所述正栅极(4)材料为多晶硅、金属、多晶硅和金属复合材料中的任意一种；
和/或，所述栅极侧墙材料为氮化硅、二氧化硅、SiOCN、SiBCN中的任意一种。
5.如权利要求1所述的基于半导体衬底的凹槽型场效应正反馈晶体管，其特征在于，
所述基于半导体衬底的凹槽型场效应正反馈晶体管是关于所述正栅极(4)对称的结构。
6.一种用于制备如权利要求1-5任意一项所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，其特征在于，该方法包含：
S1、制备弱掺杂的起始衬底(1)；
S2、在所述衬底(1)上外延生长一层掺杂的沟道区域(2)；
S3、在所述沟道区域(2)上利用掩膜在预设位置形成凹槽结构；
S4、在所述凹槽结构上淀积一层凹槽型的栅氧化层(3)以及在其之上的正栅极材料；
S5、光刻并刻蚀以形成正栅极(4)图形；
S6、采用正栅极(4)为掩膜，以自对准的方式离子注入以形成低漏掺杂区域；
S7、在所述低漏掺杂区域上淀积一层栅极侧墙材料，刻蚀形成栅极侧墙；
S8、在所述低漏掺杂区域上沉积一层硬掩模材料，光刻刻蚀，打开阴极区域，并以沉积的硬掩模、正栅极(4)和栅极侧墙为掩模，选择性外延生长阴极区域；外延生长时进行原位掺杂，最终形成重掺杂的阴极区域(9)；
S9、在所述低漏掺杂区域上沉积另一层硬掩模材料，光刻刻蚀，打开阳极区域，并以沉积的硬掩模、正栅极(4)和栅极侧墙为掩模，选择性外延生长阳极区域；外延生长时进行原位掺杂，最终形成与阴极区域(9)互为反型掺杂的重掺杂的阳极区域(10)；
S10、分别在所述阴极区域(9)、阳极区域(10)和正栅极(4)上淀积金属并退火，以形成阴极金属接触(11)、阳极金属接触(12)和栅极金属接触(13)。
7.如权利要求6所述的用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，其特征在于，
所述步骤S1中，衬底(1)的掺杂浓度在1015cm-2至1019cm-2之间；
和/或，所述步骤S2中，所述沟道区域(2)的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道区域(2)的厚度在50nm～1000nm之间；
和/或，所述步骤S3中，采用干法刻蚀或湿法刻蚀的方式形成凹槽结构，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液，所述凹槽结构的直径在5nm至200nm之间，深度在10nm至1000nm；
和/或，所述步骤S4中，采用原子层沉积的方式淀积所述栅氧化层(3)，所述栅氧化层(3)厚度在1nm至30nm之间；
和/或，所述步骤S5中，所述正栅极(4)厚度在10nm至500nm之间，采用干法刻蚀或湿法刻蚀形成正栅极(4)图形，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液；
和/或，所述步骤S7中，采用化学气相沉积或原子层淀积的方式淀积栅极侧墙材料，采用具有垂直方向性的反应离子刻蚀或干法刻蚀形成栅极侧墙；
和/或，所述步骤S8中，采用化学气相沉积或原子层沉积的方式沉积硬掩模材料，所述硬掩模材料为氮化硅或二氧化硅，所述阴极区域(9)厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间；
和/或，所述步骤S9中，采用化学气相沉积或原子层沉积的方式沉积硬掩模材料，所述硬掩模材料为氮化硅或二氧化硅，所述阳极区域(10)的厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间；
和/或，所述步骤S10中，金属为铝、镍、金属硅化物中的任意一种，退火温度在300℃至900℃。
8.如权利要求6或7所述的用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，其特征在于，
所述步骤S6中，采用硼或BF2进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间；
或，所述步骤S6中，采用砷或磷进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间。
9.一种用于制备如权利要求1-5任意一项所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，其特征在于，该方法包含：
T1、制备弱掺杂的起始衬底(1)；
T2、在所述衬底(1)上外延生长一层掺杂的沟道区域(2)；
T3、在所述沟道区域(2)上利用掩膜在预设位置形成凹槽结构；
T4、在所述凹槽结构上淀积一层凹槽型的栅氧化层(3)以及在其之上的正栅极材料；
T5、光刻并刻蚀以形成正栅极(4)图形；
T6、采用正栅极(4)为掩膜，以自对准的方式离子注入以形成低漏掺杂区域；
T7、在所述低漏掺杂区域上淀积一层栅极侧墙材料，刻蚀形成栅极侧墙；
T8、在所述低漏掺杂区域上外延一层本征的硅层，光刻刻蚀，打开阳极区域，选择性外延生长阳极区域，外延生长后采用离子注入的方式，在外延层中选择性地形成重掺杂的阳极区域(10)；
T9、在所述低漏掺杂区域上外延另一层本征的硅层，光刻刻蚀，打开阴极区域，选择性外延生长阴极区域，外延生长后采用离子注入的方式，在外延层中选择性地形成与阳极区域(10)互为反型掺杂的重掺杂的阴极区域(9)，去除光刻胶后，进行高温退火以激活注入的离子；
T10、分别在所述阴极区域(9)、阳极区域(10)和正栅极(4)上淀积金属并退火，以形成阴极金属接触(11)、阳极金属接触(12)和栅极金属接触(13)。
10.如权利要求9所述的用于制备所述的基于半导体衬底的凹槽型场效应正反馈晶体管的制备方法，其特征在于，
所述步骤T1中，衬底(1)的掺杂浓度在1015cm-2至1019cm-2之间；
和/或，所述步骤T2中，所述沟道区域(2)的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道区域(2)的厚度在50nm～1000nm之间；
和/或，所述步骤T3中，采用干法刻蚀或湿法刻蚀的方式形成凹槽结构，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液，所述凹槽结构的直径在5nm至200nm之间，深度在10nm至1000nm；
和/或，所述步骤T4中，采用原子层沉积的方式淀积所述栅氧化层(3)，所述栅氧化层(3)厚度在1nm至30nm之间；
和/或，所述步骤T5中，所述正栅极(4)厚度在10nm至500nm之间，采用干法刻蚀或湿法刻蚀形成正栅极(4)图形，所述干法刻蚀采用氟基或卤族元素气体，所述湿法刻蚀采用TMAH、KOH溶液；
和/或，所述步骤T6中，采用硼或BF2进行离子注入形成低漏掺杂区域，剂量在1012cm-2至1014cm-2之间，能量在1keV至50keV之间；
和/或，所述步骤T7中，采用化学气相沉积或原子层淀积的方式淀积栅极侧墙材料，采用具有垂直方向性的反应离子刻蚀或干法刻蚀形成栅极侧墙；
和/或，所述步骤T8中，所述阳极区域(10)的厚度在10nm至100nm之间，光刻打开阳极区域，使用硼或BF2进行离子注入，剂量在1014cm-2至1016cm-2之间，能量在1keV至10keV之间；
和/或，所述步骤T9中，所述阴极区域(9)厚度在10nm至100nm之间，光刻打开阴极区域，使用砷或磷进行离子注入，剂量在1014cm-2至1016cm-2之间，能量在1keV至10keV之间；
和/或，所述步骤T10中，金属为铝、镍、金属硅化物中的任意一种，退火温度在300℃至900℃。
CN202010339710.2A 2020-04-26 2020-04-26 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 Active CN111477685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010339710.2A CN111477685B (zh) 2020-04-26 2020-04-26 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010339710.2A CN111477685B (zh) 2020-04-26 2020-04-26 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN111477685A CN111477685A (zh) 2020-07-31
CN111477685B true CN111477685B (zh) 2021-09-28

Family

ID=71755743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010339710.2A Active CN111477685B (zh) 2020-04-26 2020-04-26 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN111477685B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165817A1 (zh) * 2021-02-07 2022-08-11 深圳市汇顶科技股份有限公司 场效应管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051598A (ja) * 2001-05-31 2003-02-21 Hideshi Ito 高周波パワーｍｏｓｆｅｔ
CN101777580A (zh) * 2009-12-30 2010-07-14 复旦大学 一种隧穿场效应晶体管及其制造方法
CN110634955A (zh) * 2019-08-21 2019-12-31 复旦大学 基于体硅衬底的新型半导体场效应正反馈晶体管及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981796B1 (fr) * 2011-10-21 2017-02-03 Commissariat Energie Atomique Cellule memoire dynamique munie d'un transistor a effet de champ a pente sous le seuil vertical

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051598A (ja) * 2001-05-31 2003-02-21 Hideshi Ito 高周波パワーｍｏｓｆｅｔ
CN101777580A (zh) * 2009-12-30 2010-07-14 复旦大学 一种隧穿场效应晶体管及其制造方法
CN110634955A (zh) * 2019-08-21 2019-12-31 复旦大学 基于体硅衬底的新型半导体场效应正反馈晶体管及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Z2-FET memory matrix in 28 nm FDSOI technology;M. S. Parihar et al;《2018 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS)》;20180321;全文 *

Also Published As

Publication number Publication date
CN111477685A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
US9812454B2 (en) Methods and systems for reducing electrical disturb effects between thyristor memory cells using buried metal cathode lines
TW200947627A (en) Method of forming a split gate memory device and apparatus
WO2012116528A1 (en) Tunneling field effect transistor and method for forming the same
CN109742073A (zh) 一种具有高电荷保持能力的半浮栅晶体管及其制备方法
CN106876368B (zh) 一种半导体场效应正反馈器件
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
US20070138501A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN111477685B (zh) 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法
CN110634955B (zh) 基于体硅的新型半导体场效应正反馈晶体管及制备方法
Lee et al. Enhanced data retention of damascene-finFET DRAM with local channel implantation and< 100> fin surface orientation engineering
US8525248B2 (en) Memory cell comprising a floating body, a channel region, and a diode
CN111540741B (zh) 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN110854192B (zh) 一种隧穿场效应晶体管及其制备方法
CN112838089B (zh) 半浮栅存储器及其制造方法
CN114242792A (zh) 一种基于体硅的柱状型半导体场效应正反馈晶体管
CN112908998B (zh) 半浮栅存储器的制造方法及半浮栅存储器
CN112909000B (zh) 半浮栅存储器及其制造工艺
CN111540739B (zh) 一种基于双隧穿晶体管的半浮栅存储器及其制备方法
CN113161360B (zh) 一种半浮栅存储器的制造工艺及半浮栅存储器
CN111540740B (zh) 基于pn结和肖特基二极管的半浮栅存储器及其制备方法
CN111477626B (zh) 一种半浮栅存储器及其制备方法
CN116634764A (zh) 双晶体管无电容结构动态存储器件及其制备方法
CN110718463A (zh) 隧穿场效应晶体管及其形成方法
CN108493240B (zh) 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法
CN108695161B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant