CN114242792A - 一种基于体硅的柱状型半导体场效应正反馈晶体管 - Google Patents
一种基于体硅的柱状型半导体场效应正反馈晶体管 Download PDFInfo
- Publication number
- CN114242792A CN114242792A CN202111540190.2A CN202111540190A CN114242792A CN 114242792 A CN114242792 A CN 114242792A CN 202111540190 A CN202111540190 A CN 202111540190A CN 114242792 A CN114242792 A CN 114242792A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- doped
- type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 34
- 239000010703 silicon Substances 0.000 title claims abstract description 34
- 230000005669 field effect Effects 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 10
- 108091006146 Channels Proteins 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000002070 nanowire Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000000347 anisotropic wet etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000000609 electron-beam lithography Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 10
- 238000013500 data storage Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于半导体器件技术领域，具体为基于体硅的柱状型半导体场效应正反馈晶体管。本发明的场效应正反馈晶体管，其阴阳极为反型重掺杂，即一方为p+型而另一方为n+型掺杂，中间是硅的沟道为本征/弱型掺杂，外面被栅氧化层和栅极一层一层包裹住构成一个环栅结构；从而得到垂直结构的沟道以及栅氧化层。与传统的场效应正反馈器件如Z2‑FET相比，本发明将平面型栅氧化层更改为垂直柱状型结构，增大栅氧化层电容，延长数据存储时间提升可靠性；与普通的体硅CMOS工艺和器件结构兼容；引入关键的垂直型栅氧化层结构，其类环栅的金属栅极可以四面八方控制中间沟道，抑制了短沟道效应，可应用于高性能动态存储器DRAM。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及基于体硅的柱状型半导体场效应正反馈晶体管。
背景技术
相比于当下常见的动态存储器件，例如基于电容的IT-IC动态随机存取存储器（DRAM）[1]，传统的6-T静态随机存取存储器[2]，以及基于晶闸管的RAM（T-RAM） [3-7]，和场效应二极管（FED）[3-4]。 IT-IC DRAM具有很高的集成密度和出色的可靠性，但存取速度较慢。相比之下，传统的6-T静态随机存取存储器可以提供较高的存取速度，但密度较低。因此，集成度高且具备高速性能的存储器吸引了当下越来越多研究者关注。例如，由晶闸管衍生出来的RAM（T-RAM），尺寸小巧紧凑，能进行高速读写，但其稳定的性能非常依赖在双极晶体管上进行精确掺杂控制。2011年，申请人提出了一种与普通MOSFET的工作机理截然不同新型半导体器件Z2-FET[5,6]。Z2-FET建立于绝缘层上硅（SOI）的衬底上，由于其非对称器件结构与SOI的双栅极感应，在衬底中形成一种新型能带结构。使得Z2-FET内部产生载流子正反馈。相比于传统MOSFET，Z2-FET的电学特性也完全不同，它亚阈摆幅极低，使其在低电压和低功耗集成电路中具有巨大的应用潜力[7]。此外，Z2-FET的输出特性显示出巨大的栅控回滞效应。此特性被开发应用于挥发性存储器，更为紧凑，读写速度大大提升 [8]。 此外，基于体硅衬底的Z2-FET，由于其对称物理结构和与MOSFET高度兼容自对准工艺，削弱光刻套准误差，降低了工艺难度。栅极和栅极侧墙的掩蔽作用为通过与MOSFET类似的自对准离子注入工艺形成LDD掺杂和阴极/阳极掺杂区域提供了基础。基于体硅的Z2-FET在低亚阈摆幅开关、存储器、静电保护和传感器等领域可广泛应用。使用与Z2-FET和反馈FET（FB-FET）类似的反馈机制。Z2-FET DRAM结合了轻掺杂漏极（LDD）和前栅极以形成势垒。它在输出特性上显示出类似的栅极控制回滞，并用作具有出色性能的单晶体管DRAM（1T-DRAM）。
然而，上述的 Z2-FET 的立方体型栅极氧化层电容受到当前对器件尺寸要求不断缩小的影响，电容随器件尺寸缩小而降低，其存储电荷的数量变小导致电荷易丢失。此外，电容减小导致存储时间下降，这对于应用于高性能动态存储器是不容忽视的缺点。
发明内容
本发明的目的在于提供一种栅氧化层电容大、电学性能优异的基于体硅的柱状型半导体场效应正反馈晶体管。
本发明提出的提供的基于体硅的柱状型半导体场效应正反馈晶体管，其结构如图1所示，其结构为：器件最底部是重掺杂的阴极1，在阴极1之上外延垂直生长的p型沟道区域3、本征/弱掺杂型沟道区域6和重掺杂阳极7；由过刻蚀导致底部重掺杂阴极1两侧凹陷，阴极凹陷部分与p型沟道区域3的两侧分别为绝缘层衬底填充2和10；本征/弱掺杂型沟道区域6两侧分别为栅氧化层5和栅氧化层8，再外侧分别为栅极4和栅极9；这样栅氧化层5和8将沟道区域6包裹住，并将沟道区域6 与栅极4和栅极9隔离开来；重掺杂的阳极7在最顶部露。
所述柱状型半导体场效应正反馈晶体管，是基于体硅衬底或者建立在其他半导体上，如锗，锗硅和氮化镓等。
所述柱状型半导体场效应正反馈晶体管，其沟道与衬底和LDD区域的掺杂较阴极和阳极掺杂弱，且互为反型。
所述柱状型半导体场效应正反馈晶体管，其阳极和阴极为重度反型掺杂，即一方为n型而另一方为p型掺杂。
本发明还提出所述柱状型半导体场效应正反馈晶体管的制备方法，具体步骤为：
（1）起始的体硅为衬底；该衬底作为沟道掺杂为强n型掺杂，作为阴极；在原始的硅片之上，外延一层p型掺杂的沟道层；再外延一层本征型/低掺杂的硅沟道层；再外延一层p型重掺杂的外延生长时进行原位掺杂，最终形成重p掺杂的阳极；
（2）形成纳米线结构，首先通过电子束光刻对光刻胶掩模进行构图，使用RIE进行干法蚀刻以获得初始梯形纳米线；在浓度为5％TMAH溶液中进行各向异性湿法蚀刻，以减小纳米线的直径；TMAH湿法刻可仅在横向方向上蚀刻光刻胶掩膜层下方的纳米线，而不在垂直方向上，这导致非常陡峭的纳米线；TMAH湿法刻蚀不仅可以消除等离子体损伤，还可以平滑蚀刻的si表面；光刻打开窗口，刻蚀掉周边留下一个柱状结构；
（3）用PECVD淀积一层绝缘层，PECVD淀积具有垂直性方向性，在硅外侧侧壁上不会发生沉积；
（4）用ALD淀积一层栅极氧化层材料，淀积方式是采用原子层沉积；
（5）用溅射淀积一层正栅极，因为溅射具有垂直性，故在阳极上方也存在一层栅金属/多晶硅，而侧壁上不会；
（6）涂上光致抗蚀剂（PR），清晰地显示出PR厚度的差异，采用干法刻蚀，可以在空白蚀刻过程中，仅在纳米线的顶部去除PR/栅极/栅氧化层，用光刻胶盖住底部绝缘；
（7）湿法腐蚀，一般用SiO2腐蚀液，腐蚀掉p+上方绝缘层；将样品浸入SC-1中，以只刻蚀栅氧化层,得到所需结构；
（8）除去样品表面残留的pr胶，并退火以在源漏和栅极形成电极；退火温度为300度至900度之间。
本发明步骤（1）中，衬底的掺杂浓度在1019cm-2 至 1021cm-2 之间。外延一层p型掺杂的沟道层,其掺杂浓度在1015cm-2 至 1019cm-2 之间；外延一层本征型/低掺杂的硅沟道层，其掺杂浓度在1010cm-2 至 1016cm-2 之间；重p掺杂的阳极，掺杂浓度在1019cm-3 至1021cm-3 之间；形成的阳极区域厚度在10nm至100nm之间。
本发明步骤（3）中，所述用PECVD淀积一层绝缘层，以氮化硅、二氧化硅，或者为SiOCN、SiBCN等低介电常数介质做填充。
本发明步骤（4）中，所述栅氧化层采用二氧化硅（SiO2）、氮化硅、三氧化二铝或氧化铪等材料；厚度为1nm至30nm之间。
本发明步骤（5）中，所述用溅射淀积一层正栅极，正栅极为多晶硅或者金属，或者是多晶硅和金属的复合层，其厚度为10nm至500nm。
传统的场效应正反馈器件，如Z2-FET，建立在绝缘层上硅（SOI）的衬底上。价格高昂且结构不对称，与普通的体硅CMOS工艺和器件结构不兼容，且日益缩小的器件尺寸导致平面型栅极氧化层的电容下降，栅氧化层可以存储的电荷数量减小，器件所带电荷已丢失从而使得存储时间与性能下降。
本发明基于体硅衬底的 Z2-FET，提出了一种新颖的垂直柱状型栅极氧化层结构，以改进平面栅氧化层Z2-FET的这些缺陷。通过在掺杂n型体硅衬底上外延生长弱p型掺杂硅以及n型硅和重掺杂p型硅，再通过刻蚀以及ald外延在侧壁上的栅氧化层与PECVD淀积金属，形成正反馈机理所需的特殊能带结构，原理上相当于普通Z2-FET结构垂直过来，利用电子和空穴电流之间的反馈以及由前栅极和后栅极形成的相应注入势垒。在保留其原来的电学性能与功能同时因为垂直结构栅氧化层电容大大升高。此外，新型柱状型Z2-FET正反馈器件具有与MOSFET相似的对称物理结构。结合体硅衬底，对称及垂直柱状型栅极氧化层的器件结构与外延掺杂结合，本发明提出的新型器件，不但具有优异的电学性能，特殊的应用功能，工艺与传统CMOS完全兼容且电容大大增加电荷保留时间上升，可应用于高性能存储器领域。
本发明中，场效应正反馈器件所必需的特殊能带结构（电子和空穴的注入势垒）由正栅极和临近沟道的低漏掺杂区域形成。参见图1所示，是一个正向偏置的p-i-n二极管，具有本征/轻掺杂通道被栅极覆盖部分和其余未被栅极覆盖部分，通过改变垂直柱状型n沟道掺杂以及正栅极上施加的正电压强度调节在垂直柱状型沟道中其共同形成空穴的注入势垒高度，从而调控栅极右边阳极空穴的注入。而垂直柱状型沟道下边的p型低漏掺杂区域将会形成电子的势垒从而控制阴极电子的注入。通过将栅氧化层改成垂直圆柱型，器件电容上升，保留电耗时间增长。
本发明通过将平面型栅氧化层更改为垂直柱状型结构，增大栅氧化层电容，延长数据存储时间提升可靠性。引入关键的垂直型栅氧化层结构，其类环栅的金属栅极可以四面八方控制中间沟道，抑制了短沟道效应，可应用于高性能动态存储器DRAM。
附图说明
图1为本发明的柱状型半导体场效应正反馈晶体管结构图示。
图2为本发明的柱状型半导体场效应正反馈晶体管的制备流程图示。
图3为本发明的柱状型半导体场效应正反馈晶体管的实施例结构。其中，变种1的阳极和阴极的掺杂类型与主结构相反，变种2和变种3分别为阴阳极底部类型相反。
具体实施方式
基于同一工作原理，器件的结构可以不同，具体实施方式依据实施例不同可分为：
实施例1（对应图1的器件结构和图2的工艺流程）：
（1）如图2（a）所示,为起始的体硅衬底。该衬底作为沟道掺杂一般为强n型掺杂，作为阴极，掺杂浓度在1019cm-2 至 1021cm-2 之间。在原始的硅片之上，外延一层p型掺杂的沟道层,其掺杂浓度在1015cm-2 至 1019cm-2 之间。再外延一层本征型/低掺杂的硅沟道层，其掺杂浓度在1010cm-2 至 1016cm-2 之间。再外延一层p型重掺杂的外延生长时进行原位掺杂，最终形成重p掺杂的阳极。形成的阳极区域厚度在10nm至100nm之间，掺杂浓度在1019cm-3至 1021cm-3 之间。
（2）为了形成纳米线结构，首先通过电子束光刻对光刻胶掩模进行构图，宽度为300nm，间距为300nm。使用RIE进行干法蚀刻以获得初始梯形纳米线；一般使用氟基气体，如SF6，CHF3或者CH3F等。高度为300nm。在浓度为5％TMAH溶液中进行各向异性湿法蚀刻，以减小纳米线的直径。TMAH解决方案蚀刻光刻胶掩膜层下方的纳米线仅在横向方向上，而不在垂直方向上，这导致非常陡峭的纳米线，平均直径为100nm，如图2（b）、（c）所示。TMAH湿法刻蚀不仅可以消除等离子体损伤，还可以平滑蚀刻的si表面。通过这种方法，可以实现直径约为30nm的纳米线。光刻打开窗口，刻蚀掉周边留下一个柱状结构，如图2（c）所示。
（3）用PECVD淀积一层绝缘层，如图2（d）所示。如常用的氮化硅，二氧化硅，又或者是SiOCN和SiBCN等低介电常数介质做填充,PECVD淀积具有垂直性方向性在硅外侧侧壁上不会发生沉积。
（4）用ALD淀积一层栅极氧化层材料，栅氧化层一般为二氧化硅（SiO2）,也可是氮化硅，三氧化二铝或氧化铪等材料。厚度一搬为1nm至30nm之间。淀积方式是采用原子层沉积。参见图2（e）所示。
（5）用溅射淀积一层正栅极，一般为多晶硅或者金属，又或是多晶硅和金属的复合层，其厚度可为10nm至500nm。因为溅射具有垂直性，故在阳极上方也存在一层栅金属/多晶硅，而侧壁上不会。参见图2（f）所示。
（6）涂上（PR）清晰地显示出PR厚度的差异，如图2（g）所示，干法刻蚀一般使用氟基或者卤族元素气体，一般使用具有垂直方向性的反应离子刻蚀，如CF4、O2、N2、SF6、CHF3、NF3、He、C2F6等等。选择刻蚀选择比大的条件，从而可以在空白蚀刻过程中，仅在纳米线的顶部去除PR/栅极/栅氧化层，用光刻胶盖住底部绝缘，而湿法腐蚀一般SiO2腐蚀液。腐蚀掉p+上方绝缘层，参见图2（h）所示。
将样品浸入SC-1（70ºC，NH4OH：H2O2：H2O=1：1：5）中以只刻蚀栅氧化层,得到图2（i）所示结构。
（7）除去样品表面残留的pr胶，并退火以在源漏和栅极形成电极；退火温度为300度至900度之间。
柱状型正反馈晶体管不但具有优异的电学性能、特殊的应用功能，其制备工艺与传统的CMOS完全兼容，大大增加了栅氧化层电容，使电荷保留时间上升，延长了数据存储时间，提升了该器件作为高性能存储器的性能。
实施例2（对应图3的器件结构图）
实施例2中变种1与实施例1类似，区别在于实施例2为n型器件，而实施例1为p型器件。阴阳极对调，而沟道为n型掺杂。此结构的实现只需将外延生长第一层换成n型，后续第二层外延掺杂变为弱型，第三层重掺杂改为n型。实施例2中变种2与变种3类似，与实施例1区别在于阴阳极位于底部位置对调。
参考文献
1.C. J. Radens, S. Kudelka, L. Nesbit, R. Malik, T. Dyer, C. Dubuc,T. Joseph, M. Seitz, L. Clevenger, N. Arnold, J. Mandelman, R. Divakaruni, D.Casarotto, D. Lea, V. C. Jaiprakash, J. Sim, J. Faltermeier, K. Low, J.Strane, S. Halle, Q. Ye, S. Bukofsky, U. Gruening, T. Schloesser, and G.Bronner, “An orthogonal 6F trench sidewall vertical device cell for 4 Gb/16Gb DRAM,” in IEDM Tech. Dig., 2000, pp. 349–352.
2. L. Chang, D. M. Fried, J. Hergenrother, J. W. Sleight, R. H.Dennard, R. K. Montoye, L. Sekaric, S. J. McNab, A. W. Topol, C. D. Adams, K.W. Guarini, and W. Haensch, “Stable SRAM cell design for the 32 nm node andbeyond,” in VLSI Symp. Tech. Dig., 2005, pp. 128–129.
3. M. Bawedin, S. Cristoloveanu, A. Hubert, K.-H. Park, and F.Martinez, “Floating body SOI memory: The scaling tournament,” inSemiconductoron-Insulator Materials for Nanoelectronics Applications, A.Nazarov, J.-P. Colinge, F. Balestra, J.-P. Raskin, F. Gamiz, and V. Lysenko,Eds. Heidelberg, Germany: Springer-Verlag, 2011, pp. 393–421.
4.H.-J. Cho, F. Nemati, R. Roy, R. Gupta, K. Yang, M. Ershov, S.Banna, M. Tarabbia, C. Sailing, D. Hayes, A. Mittal, and S. Robins, “A novelcapacitor-less DRAM cell using thin capacitively-coupled thyristor (TCCT),”in IEDM Tech. Dig., 2005, pp. 311–314.
5.J. Wan, C. Le Royer, A. Zaslavsky and S. Cristoloveanu, Z2-FETfield-effect transistor with a vertical subthreshold slope and with no impactionization, 2013, 美国专利：US8,581,310.
6.J. Wan, S. Cristoloveanu, C. Le Royer and A. Zaslavsky, Dynamicmemory cell provided with a field-effect transistor having zero swing, 2013,美国专利：20,130,100,729.
7.J. Wan, S. Cristoloveanu, C. Le Royer and A. Zaslavsky, A feedback silicon-on-insulator steep switching device with gate-controlled carrier injection. Solid-State Electronics, 2012. 76: p. 109-111.
8. J. Wan, C. Le Royer, A. Zaslavsky and S. Cristoloveanu, A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration. IEEE Electron Device Letters, 2012. 33(2): p. 179-181.。
Claims (9)
1. 一种基于体硅的柱状型半导体场效应正反馈晶体管，其特征在于，结构为：衬底是重掺杂的阴极（1），在阴极（1）之上外延垂直生长的p型沟道区域（3）、本征/弱掺杂型沟道区域（6）和重掺杂阳极（7）；由过刻蚀导致底部重掺杂阴极（1）两侧凹陷，阴极凹陷部分与p型沟道区域（3）的两侧分别为绝缘层衬底填充（2）和（10）；本征/弱掺杂型沟道区域（6）两侧分别为栅氧化层（5）和栅氧化层（8），再外侧分别为栅极（4）和栅极（9）；这样栅氧化层（5）和（8）将沟道区域（6）包裹住，并将沟道区域（6） 与栅极（4）和栅极（9）隔离开来；重掺杂的阳极（7）在最顶部露。
2.根据权利要求1所述的柱状型半导体场效应正反馈晶体管，其特征在于，所述衬底为硅、锗、锗硅或氮化镓。
3.根据权利要求1所述的柱状型半导体场效应正反馈晶体管，其特征在于，其沟道与衬底和LDD区域的掺杂较阴极和阳极掺杂弱，且互为反型。
4.根据权利要求1所述的柱状型半导体场效应正反馈晶体管，其特征在于，其阳极和阴极为重度反型掺杂，即一方为n型而另一方为p型掺杂。
5.一种基于体硅的柱状型半导体场效应正反馈晶体管的制备方法，其特征在于，具体步骤为：
（1）起始的体硅为衬底；该衬底作为沟道掺杂为强n型掺杂，作为阴极；在原始的硅片之上，外延一层p型掺杂的沟道层；再外延一层本征型/低掺杂的硅沟道层；再外延一层p型重掺杂的外延生长时进行原位掺杂，最终形成重p掺杂的阳极；
（2）形成纳米线结构，首先通过电子束光刻对光刻胶掩模进行构图，使用RIE进行干法蚀刻以获得初始梯形纳米线；在浓度为5％TMAH溶液中进行各向异性湿法蚀刻，以减小纳米线的直径；TMAH湿法刻仅在横向方向上蚀刻光刻胶掩膜层下方的纳米线，使纳米线为陡峭形状；光刻打开窗口，刻蚀掉周边留下一个柱状结构；
（3）用PECVD淀积一层绝缘层；
（4）用ALD淀积一层栅极氧化层材料；
（5）用溅射淀积一层正栅极，由于溅射具有垂直性，故在阳极上方也存在一层栅金属/多晶硅；
（6）涂上光致抗蚀剂（PR），显示出PR厚度的差异，采用干法刻蚀，在空白蚀刻过程中，仅在纳米线的顶部去除PR/栅极/栅氧化层，用光刻胶盖住底部绝缘；
（7）湿法腐蚀，腐蚀掉p+上方绝缘层；将样品浸入SC-1中，以只刻蚀栅氧化层,得到所需结构；
（8）除去样品表面残留的pr胶，并退火以在源漏和栅极形成电极；退火温度为300度至900度之间。
6. 根据权利要求1所述的制备方法，其特征在于，步骤（1）中，衬底的掺杂浓度在1019cm-2 至 1021cm-2 之间；外延一层p型掺杂的沟道层,其掺杂浓度在1015cm-2 至 1019cm-2之间；外延一层本征型/低掺杂的硅沟道层，其掺杂浓度在1010cm-2 至 1016cm-2 之间；重p掺杂的阳极，掺杂浓度在1019cm-3 至 1021cm-3 之间；形成的阳极区域厚度在10nm至100nm之间。
7.根据权利要求1所述的制备方法，其特征在于，步骤（3）中，所述用PECVD淀积一层绝缘层，以氮化硅、二氧化硅，或者为SiOCN、SiBCN等低介电常数介质做填充。
8.根据权利要求1所述的制备方法，其特征在于，步骤（4）中，所述栅氧化层采用二氧化硅、氮化硅、三氧化二铝或氧化铪；厚度为1nm至30nm之间。
9.根据权利要求1所述的制备方法，其特征在于，步骤（5）中，所述用溅射淀积一层正栅极，正栅极为多晶硅或者金属，或者是多晶硅和金属的复合层，其厚度为10nm至500nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111540190.2A CN114242792A (zh) | 2021-12-16 | 2021-12-16 | 一种基于体硅的柱状型半导体场效应正反馈晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111540190.2A CN114242792A (zh) | 2021-12-16 | 2021-12-16 | 一种基于体硅的柱状型半导体场效应正反馈晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242792A true CN114242792A (zh) | 2022-03-25 |
Family
ID=80756803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111540190.2A Pending CN114242792A (zh) | 2021-12-16 | 2021-12-16 | 一种基于体硅的柱状型半导体场效应正反馈晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242792A (zh) |
-
2021
- 2021-12-16 CN CN202111540190.2A patent/CN114242792A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7986006B2 (en) | Single transistor memory cell with reduced recombination rates | |
| Hergenrother et al. | The vertical replacement-gate (VRG) MOSFET: A 50-nm vertical MOSFET with lithography-independent gate length | |
| US7238555B2 (en) | Single transistor memory cell with reduced programming voltages | |
| CN106876368B (zh) | 一种半导体场效应正反馈器件 | |
| CN109742073A (zh) | 一种具有高电荷保持能力的半浮栅晶体管及其制备方法 | |
| US6977421B2 (en) | Semiconductor constructions | |
| CN110137138B (zh) | 存储器结构及其形成方法、存储器结构的电路 | |
| US20070138501A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN110634955B (zh) | 基于体硅的新型半导体场效应正反馈晶体管及制备方法 | |
| CN111477685B (zh) | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 | |
| US8525248B2 (en) | Memory cell comprising a floating body, a channel region, and a diode | |
| CN114242792A (zh) | 一种基于体硅的柱状型半导体场效应正反馈晶体管 | |
| CN111540741B (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| CN111477627B (zh) | 一种基于双浮栅材料的半浮栅存储器及其制备方法 | |
| KR100861301B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN112420831B (zh) | 半导体结构及其形成方法 | |
| CN112713088B (zh) | 半导体结构及其形成方法 | |
| US10714479B2 (en) | One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof | |
| CN111564443B (zh) | 一种高集成密度半浮栅存储器及其制备方法 | |
| CN116634764A (zh) | 双晶体管无电容结构动态存储器件及其制备方法 | |
| CN112908998B (zh) | 半浮栅存储器的制造方法及半浮栅存储器 | |
| CN111540740B (zh) | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 | |
| CN111508960B (zh) | 一种低操作电压半浮栅存储器及其制备方法 | |
| CN112838089B (zh) | 半浮栅存储器及其制造方法 | |
| CN113161360B (zh) | 一种半浮栅存储器的制造工艺及半浮栅存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |