CN112838089B

CN112838089B - 半浮栅存储器及其制造方法

Info

Publication number: CN112838089B
Application number: CN202110321983.9A
Authority: CN
Inventors: 张卫; 朱宝; 陈琳; 孙清清
Original assignee: Fudan University; Shanghai IC Manufacturing Innovation Center Co Ltd
Current assignee: Fudan University; Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date: 2021-03-25
Filing date: 2021-03-25
Publication date: 2022-10-21
Anticipated expiration: 2041-03-25
Also published as: CN112838089A

Abstract

本发明提供了一种半浮栅存储器，包括：衬底；隧穿层，设于所述衬底；第一半导体，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行，所述第一半导体与所述衬底构成二极管结构；第二半导体，覆盖所述隧穿层和所述第一半导体；所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。本发明通过第一半导体与衬底构成二极管结构，加快数据的写入，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，进一步加快存储速度的同时增加了数据的保存时间。另外，本发明还提供了半浮栅存储器的制造方法。

Description

半浮栅存储器及其制造方法

技术领域

本发明涉及半导体存储技术领域，尤其涉及一种半浮栅存储器及其制造方法。

背景技术

现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。

其中，挥发性存储技术主要是静态存储器SRAM(Static Random-Access Memory)和动态随机存储器DRAM(dynamic random access memory)。挥发性存储器有着纳米级的写入速度，但其数据保持能力只有毫秒级，使的其只能用在缓存等有限的存储领域。

对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。所以，在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生，这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，其主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集成电路工艺兼容。

公开号为CN 104465381B的中国专利公开了一种平面沟道的半浮栅器件的制造方法，通过采用后栅工艺来制备平面沟道的半浮栅器件，在形成源接触区和漏接触区后，先刻蚀掉多晶硅控制栅牺牲材料，然后使金属控制栅材料占据原来的多晶硅控制栅牺牲材料的位置，形成金属控制栅，可以避免金属控制栅在源接触区和漏接触区的高温退火过程中被损伤，提高了平面沟道的半浮栅器件的性能，还利用自对准工艺来制造半浮栅器件的源接触区和漏接触区，工艺过程简单且稳定，降低了生产成本。但是，并没有提及到一种半浮栅存储器能够加快数据写入的同时增加了数据的保存时间。

因此，有必要提供一种半浮栅存储器及其制造方法，用于解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种半浮栅存储器及其制造方法，加快了数据写入速度的同时增加了数据的保存时间，结构简单，提高了结构密度。

为实现上述目的，本发明提供的技术方案如下：

一种半浮栅存储器，包括：

衬底；

隧穿层，设于所述衬底；

第一半导体，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行，所述第一半导体与所述衬底构成二极管结构；

第二半导体，覆盖所述隧穿层和所述第一半导体；

所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。

本发明提供的半浮栅存储器有益效果：结构简单，通过将隧穿层设于衬底的表面，且第一半导体设于衬底并与隧穿层邻接，并平行于隧穿层，第二半导体覆盖隧穿层和第一半导体，采用依次堆叠的方式提高了结构密度。最重要的是，当第一半导体与衬底构成二极管结构，加快数据的写入，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，加快存储速度的同时增加了数据的保存时间。

优选地，所述衬底的组成材料包括第一导电材料，所述第一半导体和所述第二半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的类型相反。其有益效果在于：使衬底与第一半导体构成二极管结构，使第二半导体作为半浮栅存储器，通过依次设置的方式，得到了能够快速储存，并数据保存时间较长的半浮栅存储器。

优选地，还包括阻挡层、栅极和侧墙；

所述阻挡层覆盖所述第二半导体；

所述栅极覆盖所述阻挡层，所述侧墙位于所述栅极的两侧，且邻接所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，所述侧墙的一端设于所述衬底。其有益效果在于：结构简单，易于微缩，使集成密度的进一步提高。

优选地，还包括源区和漏区，所述源区和所述漏区均设于所述衬底，所述源区与一侧的所述侧墙抵接，所述漏区与另一侧的所述侧墙抵接。其有益效果在于：源区和漏区设于衬底且抵接侧墙，减少了源区和漏区占用的空间，使结构更加的紧凑。

优选地，所述侧墙和所述栅极相互抵接，以与所述衬底组合形成腔室，所述阻挡层、所述第二半导体、所述隧穿层和所述第一半导体均设于所述腔室内。其有益效果在于：形成腔室可有效对内部结构进行保护，提高了整体结构的性能。

一种半浮栅存储器的制造方法，包括以下步骤：

S01：提供所述衬底；

S02：在所述衬底上生成所述隧穿层和所述第一半导体，所述第一半导体和所述隧穿层平行且相互邻接；

S03：在所述隧穿层和所述第一半导体上设置所述第二半导体，使所述第二半导体覆盖所述隧穿层和所述第一半导体，其中，所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。

本发明提供的半浮栅存储器的制造方法有益效果：结构简单，通过将隧穿层设于衬底的表面，且第一半导体设于衬底并与隧穿层邻接并平行于隧穿层，第二半导体覆盖隧穿层和第一半导体，采用依次堆叠的方式提高了结构密度，制造工艺与集成电路的制造工艺兼容，且构成存储器的各种材料均可以采用传统的半导体工艺制备得到，因此可以大面积生产。最重要的是，当第一半导体与衬底构成二极管结构导通时，加快数据的写入，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，从而增加了数据的保存时间。

优选地，还包括步骤S04，所述步骤S04包括：在所述第二半导体上采用原子沉积方法设置所述阻挡层，所述阻挡层覆盖所述第二半导体。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。

优选地，所述步骤S04还包括：在所述阻挡层上采用物理气相沉积方法设置栅极，所述栅极覆盖所述阻挡层形成叠层结构。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。

优选地，所述步骤S04进一步包括：去除所述层叠结构左右两侧的部分所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，形成所述第一层叠侧面和所述第二层叠侧面；

最后在所述第一层叠侧面和所述第二层叠侧面采用化学气相沉积的方法设置所述侧墙，且所述侧墙抵接所述衬底。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。

优选地，所述步骤S04还包括：在所述衬底的两侧边且位于所述侧墙的下端注入离子形成源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。其有益效果在于：源区和漏区通过在衬底的两侧边且位于侧墙的下端注入离子形成，减少了源区和漏区占用的空间，使结构更加的紧凑。

附图说明

图1为本发明的半浮栅存储器一个实施例的结构示意图；

图2为本发明半浮栅存储器的制造方法流程图；

图3为本发明半浮栅存储器的制造方法中在衬底上设置隧穿层后形成的结构示意图；

图4为本发明半浮栅存储器的制造方法中显露出部分衬底后形成的结构示意图；

图5为本发明半浮栅存储器的制造方法中设置半导体材料后形成的结构示意图；

图6为本发明半浮栅存储器的制造方法中制备第一半导体和第二半导体后形成的结构示意图；

图7为本发明半浮栅存储器的制造方法中设置阻挡层后形成的结构示意图；

图8为本发明半浮栅存储器的制造方法中设置栅极后形成的结构示意图；

图9为本发明半浮栅存储器的制造方法中加工出第一层叠侧面和第二层叠侧面后形成的结构示意图。

附图标号说明：

衬底100、隧穿层101、半导体材料102、第一半导体103、第二半导体104、阻挡层105、栅极106、侧墙107、源区108、漏区109。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

针对现有技术存在的问题，本发明的实施例提供了一种半浮栅存储器，具体参考图1所示的半浮栅存储器，包括：衬底100，隧穿层101设于所述衬底 100，第一半导体103，同样设于所述衬底100，且与所述隧穿层101平行，即所述隧穿层101和所述第一半导体103设于所述衬底100的同一侧面，将所述衬底100的同一侧面覆盖，所述第一半导体103与所述衬底100构成二极管，第二半导体104覆盖所述隧穿层101和所述第一半导体103，所述第二半导体 104作为存储器，所述衬底100、所述第一半导体103和所述第二半导体104的费米能级依次降低。

所述半浮栅存储器结构简单，通过将所述隧穿层101设于所述衬底100的表面，所述第一半导体103设于所述衬底100并与所述隧穿层101邻接，并平行于所述隧穿层101，所述第二半导体104覆盖所述隧穿层101和所述第一半导体103，采用依次堆叠的方式提高了结构密度。最重要的是，当所述第一半导体 103与所述衬底100构成二极管结构，实现电荷的单方向流动，加快数据的存储写入，实现了快速存储功能，并且由于所述衬底100、所述第一半导体103和所述第二半导体104的费米能级依次降低，结合所述隧穿层101和二极管结构的作用，很好的保存了流入所述第二半导体104的电荷，避免其流失，从而增加了数据的保存时间。

优选地，所述衬底100具有第一导电材料，所述第一半导体103和所述第二半导体104的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的类型相反，可以理解的是，在本实施例中，通过在所述衬底100中掺杂，使所述衬底100成为p型半导体，所述第一半导体103和所述第二半导体 104中掺杂，使所述第一半导体103和所述第二半导体104位n型半导体。

使所述衬底100与所述第一半导体103构成二极管结构，使所述第二半导体104作为存储器的半浮栅，通过依次设置的方式，得到了能够快速储存，并数据保存时间较长的半浮栅存储器。

进一步优选地，还包括阻挡层105、栅极106和侧墙107，所述阻挡层105 覆盖所述第二半导体104，所述栅极106覆盖所述阻挡层105，所述侧墙107位于所述栅极106的两侧，且邻接所述隧穿层101、所述第一半导体103、所述第二半导体104、所述阻挡层105和所述栅极106，所述侧墙107的一端设于所述衬底100。

通过上述结构设置使半浮栅存储器结构简单，集成密度的进一步提高。

优选的，还包括源区108和漏区109，所述源区108和所述漏区109均设于所述衬底100，所述源区108与一侧的所述侧墙107抵接，所述漏区109与另一侧的所述侧墙107抵接。

通过将所述源区108和所述漏区109设于所述衬底100的上表面且抵接所述侧墙107，即在所述侧墙107的下端设置所述源区108和所述漏区109，减少了所述源区108和所述漏区109占用的空间，使结构更加的紧凑简单。

进一步优选地，所述侧墙107和所述栅极106相互抵接与所述衬底100组合形成腔室，所述阻挡层105、所述第二半导体104、所述隧穿层101和所述第一半导体103均设于所述腔室内。

通过形成所述腔室，可有效对内部结构进行保护，提高了整体结构的性能，提高了产品的可靠性。

在本发明公开的另一个实施例中，提供了一种半浮栅存储器的制造方法，参考图2所示，包括以下步骤：

S01：提供所述衬底；

S02：在所述衬底上生成所述隧穿层和所述第一半导体，所述第一半导体和所述隧穿层平行且相互邻接，构成二极管结构；

需要说明的是，在本实施例中，提供的所述衬底100为p型半导体衬底，参考图3所示，然后先采用原子沉积工艺在所述衬底100上生长一层绝缘介质作为所述隧穿层101，可有效避免电子的流通。参考图4所示，去除部分所述隧穿层101，显露出所述衬底100的部分上表面。

在本发明一些具体的实施例中，采用光刻胶作为掩膜，通过干法蚀刻如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻去除部分所述隧穿层101。

参考图5所示，进一步的在所述隧穿层101和所述衬底100的上表面生长一层轻掺杂的半导体材料102形成所述第一半导体103。

在本发明一些具体的实施例中，采用化学气相沉积工艺形成所述第一半导体103。

在本实施例中，所述衬底100和所述第一半导体103可选用Si、Ge、SiGe、 GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb或InGaSb材料制作，只要所述衬底100的导电类型和所述第一半导体103的导电类型相反即可。

进一步的，参考图6所示，采用离子注入工艺对所述隧穿层101上层的所述第一半导体103进行离子注入，使所述隧穿层101上层的所述第一半导体103 重掺杂，即所述隧穿层101上层形成重掺杂的n型第一半导体103，即形成所述第二半导体104。

需要说明的是，所述衬底100、所述第一半导体103和所述第二半导体104 的费米能级依次降低，从而进一步提高了数据的写入速度，完成数据的存储，并且由于费米能级依次降低，电荷返流时需要克服一个较大的势垒，从而大大提高了数据的保存时间。

优选地，还包括步骤S04，所述步骤S04包括：在所述第二半导体104上采用原子沉积方法设置所述阻挡层105，所述阻挡层105覆盖所述第二半导体104。

具体的，参考图7所示，在所述第二半导体104的表面采用原子沉积的方法沉积所述阻挡层105，所述阻挡层105覆盖所述第二半导体104。

进一步优选地，参考图8所示，在所述阻挡层105上采用物理气相沉积方法设置栅极106，所述栅极106覆盖所述阻挡层105形成叠层结构，实现了制造工艺与集成电路的制造工艺兼容。

需要说明的是，所述阻挡层105可选用SiO₂、Al₂O₃、ZrO₂、HfZrO、 HfO₂、HfAlO或HfSiO材料制作，所述栅极106可选用TiN、TaN、Ru或Co 材料制作，在此不一一列举。

优选地，去除所述层叠结构左右两侧的部分所述隧穿层101、所述第一半导体103、所述第二半导体104、所述阻挡层105和所述栅极106，形成所述第一层叠侧面和所述第二层叠侧面，最后在所述第一层叠侧面和所述第二层叠侧面采用化学气相沉积的方法设置所述侧墙107，且所述侧墙107抵接所述衬底 100。

具体的，参考图9所示，在所述栅极106上旋涂光刻胶，并通过其中曝光和显影的光刻工艺将所述光刻胶形成用于限定所述栅极106形状的图案，然后去除所述层叠结构两侧部分所述隧穿层101、所述第一半导体103、所述第二半导体104、阻挡层105和所述栅极106，形成“凸”型，即得到所述第一层叠侧面和所述第二层叠侧面，同时显露出部分所述衬底100。

在本发明一些具体的实施例中，可采用干法蚀刻：如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除所述层叠结构两侧部分所述隧穿层101、所述第一半导体103、所述第二半导体 104、阻挡层105和所述栅极106。

然后，参考图1所示，在溶剂中溶解或灰化去除所述光刻胶，接着采用化学气相沉积的方法在所述衬底100、所述第一层叠侧面和所述第二层叠侧面生长侧墙107材料，接着通过光刻和干法刻蚀的方法去除所述衬底100上的的部分所述侧墙107材料，从而在所述第一层叠侧面和所述第二层叠侧面上形成所述侧墙107，最后采用离子注入工艺向所述衬底100的两侧且位于所述侧墙107的下端注入离子，从而在所述衬底100的两侧形成n型重掺杂区域，分别作为源级和漏级。

通过在所述衬底100的两侧边且位于所述侧墙107的下端注入离子形成，减少了所述源区108和所述漏区109占用的空间，使结构更加的紧凑。

值得说明的是，侧墙107材料可选用Si₃N₄、SiO₂或SiON材料制作，通过上述中的制造方法可以看出，构成存储器的各种材料均可以采用传统的半导体工艺制备得到，因此可以大面积生产，同时本实施例中的半浮栅存储器制造工艺与现有集成电路制造工艺兼容，大大提高了生产效率。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims

1.一种半浮栅存储器,其特征在于，包括：

衬底；

隧穿层，设于所述衬底；

第二半导体，覆盖所述隧穿层和所述第一半导体；

所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低；

所述衬底的组成材料包括第一导电材料，所述第一半导体和所述第二半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的类型相反。

2.根据权利要求1所述的半浮栅存储器，其特征在于，还包括：

阻挡层、栅极和侧墙；

所述阻挡层覆盖所述第二半导体；

所述栅极覆盖所述阻挡层，所述侧墙位于所述栅极的两侧，且邻接所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，所述侧墙的一端设于所述衬底。

3.根据权利要求2所述的半浮栅存储器，其特征在于，还包括：

源区和漏区，所述源区和所述漏区均设于所述衬底，所述源区与一侧的所述侧墙抵接，所述漏区与另一侧的所述侧墙抵接。

4.根据权利要求3所述的半浮栅存储器，其特征在于：

所述侧墙和所述栅极相互抵接，以与所述衬底组合形成腔室，所述阻挡层、所述第二半导体、所述隧穿层和所述第一半导体均设于所述腔室内。

5.一种如权利要求1-4中任一项所述的半浮栅存储器的制造方法，其特征在于，包括：

S01：提供所述衬底；

6.根据权利要求5所述的半浮栅存储器的制造方法，其特征在于：

还包括步骤S04，所述步骤S04包括：在所述第二半导体上采用原子沉积方法设置阻挡层，使所述阻挡层覆盖所述第二半导体。

7.根据权利要求6所述的半浮栅存储器的制造方法，其特征在于：

所述步骤S04还包括：在所述阻挡层上采用物理气相沉积方法设置栅极，所述栅极覆盖所述阻挡层形成叠层结构。

8.根据权利要求7所述的半浮栅存储器的制造方法，其特征在于：

所述步骤S04进一步包括：去除所述叠层结构左右两侧的部分所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，形成第一层叠侧面和第二层叠侧面；

最后在所述第一层叠侧面和所述第二层叠侧面采用化学气相沉积的方法设置侧墙，且所述侧墙抵接所述衬底。

9.根据权利要求8所述的半浮栅存储器的制造方法，其特征在于：

所述步骤S04还包括：在所述衬底的两侧边且位于所述侧墙的下端注入离子形成源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。