CN110416086A - 一种fd-soi结构的半浮栅晶体管及其制备方法 - Google Patents
一种fd-soi结构的半浮栅晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110416086A CN110416086A CN201910618213.3A CN201910618213A CN110416086A CN 110416086 A CN110416086 A CN 110416086A CN 201910618213 A CN201910618213 A CN 201910618213A CN 110416086 A CN110416086 A CN 110416086A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- gate oxide
- half floating
- lightly doped
- doped district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000003475 lamination Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 19
- 230000004913 activation Effects 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000018199 S phase Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于半导体技术领域，具体为一种FD‑SOI结构的半浮栅晶体管及其制备方法。晶体管包括：SOI衬底，SOI衬底内具有第一类型掺杂区和第二类型的轻掺杂区，两区相互邻接；第一栅极叠层，包括第一栅氧化层和第一多晶硅层，第一栅氧化层覆盖第一类型掺杂区，并部分覆盖轻掺杂区，第一多晶硅层具有第一掺杂类型，覆盖第一栅氧化层，并延伸至轻掺杂区，与之相接触；第二栅极叠层，包括第二栅氧化层和第二多晶硅层，形成在第一多晶硅层上；栅极侧墙，形成在第一栅极叠层和第二栅极叠层两侧；源区和漏区，形成在半导体衬底中、第一、第二栅极叠层两侧。本发明的寄生电容更小，漏电流更低，器件的运行速度更快；此外还消除了闩锁效应。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种FD-SOI结构的半浮栅晶体管及其制备方法。
背景技术
随着超大规模集成电路的发展，传统的硅基的半浮栅晶体管的寄生电容、闩锁效应等成为影响半浮栅晶体管性能的主要因素，因此如何抑制这些不利因素，成为了半浮栅晶体管研究的重要方向。由于SOI技术在抑制漏电流方面具有诸多优点，因此采用了SOI来取代硅作为半浮栅晶体管的衬底材料，以此来克服影响半浮栅晶体管性能的这些不利因素。
目前普遍采用硅作为半浮栅晶体管的衬底材料，这种结构的半浮栅晶体管存在寄生电容大、功耗大以及闩锁效应等缺点，使得半浮栅晶体管的速度和功耗等性能大幅度降低。
基于SOI衬底的半浮栅晶体管是目前提高半浮栅晶体管性能的潜在选择，有望取代Si基半浮栅晶体管。以SOI作为衬底材料，可以减小寄生电容、降低功耗、消除闩锁效应、降低漏电流，同时SOI工艺与现有的硅基工艺兼容，降低了工艺难度。
发明内容
为了解决上述问题，本发明提供一种全耗尽绝缘体上硅（FD-SOI）结构的半浮栅晶体管及其制备方法。
本发明提的全耗尽绝缘体上硅（FD-SOI）结构的半浮栅晶体管的制备方法，包括以下步骤：
半浮栅阱区形成步骤，在SOI衬底内形成第一类型掺杂区和第二类型轻掺杂区，两区相互邻接；
第一栅极叠层形成步骤，形成第一栅氧化层，使所述第一栅氧化层覆盖所述第一类型掺杂区，并部分覆盖所述第二类型轻掺杂区；形成第一类型掺杂的第一多晶硅层，使其覆盖所述第一栅氧化层，并延伸至所述轻掺杂区，与之相接触；
第二栅极叠层形成步骤，形成第二栅氧化层和第二多晶硅层，其中，所述第二栅氧化层形成在所述第一多晶硅层上并部分覆盖所述SOI衬底表面，所述第二多晶硅层形成在所述第二栅氧化层上；
进行图案化定义源区和漏区的位置，依次刻蚀去除部分所述第二多晶硅层、所述第二栅氧化层、所述第一多晶硅层以及所述第一栅氧化层，停止在衬底；
栅极侧墙形成步骤，在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙；以及，
对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，半浮栅阱区形成步骤具体包括以下子步骤：在SOI衬底表面形成氧化层，进行第一掺杂类型的离子注入；以光刻胶为掩膜，进行第二掺杂类型的离子注入，形成第二类型的轻掺杂区；退火激活并去除氧化层。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，形成所述轻掺杂区的步骤中，离子注入的剂量为8.00e12~2.50e13，能量为40keV~60keV，角度为2°~7°；退火激活的温度为1000℃~1110℃，时间为20s~25s。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，所述第一栅极叠层形成步骤具体包括以下步骤：形成第一栅氧化层；进行图案化，刻蚀部分所述第一栅氧化层，使部分所述轻掺杂区暴露；沉积第一多晶硅层，进行第一掺杂类型离子注入并退火激活；进行图案化，刻蚀部分所述第一多晶硅层，使部分所述轻掺杂区暴露。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，所述第一栅极叠层形成步骤中，所述离子注入剂量为3.50e13~8.50e13，能量为4keV~8keV，角度为0°~2°，退火激活的温度为950℃~1100℃，时间为10s~15s。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，所述第一栅氧化层的厚度为3.5nm~4.5nm，所述第一多晶硅层的厚度为55nm~75nm，所述第二栅氧化层的厚度为1.5nm~3.0nm，所述第二多晶硅层的厚度为75nm~90nm。
本发明的FD-SOI结构的半浮栅晶体管制备方法中，优选为，所述源区、漏区和第二多晶硅层的自对准第二掺杂类型离子注入，并退火激活的步骤中，离子注入剂量为3.00e13~4.00e15，能量为7keV~18keV，角度为0°~2°，退火温度为900℃~1100℃，时间为1s~3s。
本发明还提供一种FD-SOI结构的半浮栅晶体管，包括：
SOI衬底，所述SOI衬底内具有第一类型掺杂区和第二类型的轻掺杂区，两区相互邻接；
第一栅极叠层包括第一栅氧化层和第一多晶硅层，所述第一栅氧化层覆盖所述第一掺杂类型区，并部分覆盖所述轻掺杂区，所述第一多晶硅层具有第一掺杂类型，其覆盖所述第一栅氧化层，并延伸至所述轻掺杂区，与之相接触；
第二栅极叠层，包括第二栅氧化层和第二多晶硅层，所述第二栅氧化层形成在所述第一多晶硅层上并部分覆盖所述SOI衬底表面，所述第二多晶硅层形成在所述第二栅氧化层上；
栅极侧墙，形成在所述第一栅极叠层和所述第二栅极叠层两侧；
源区和漏区，形成在所述半导体衬底中、所述第一、第二栅极叠层两侧。
本发明的FD-SOI结构的半浮栅晶体管中，优选为，所述第一多晶硅层与所述轻掺杂区相接触的窗口区宽度为35nm~50nm。
与传统硅基半浮栅晶体管相比，本发明器件的寄生电容更小，漏电流更低，器件的运行速度更快；此外还消除了闩锁效应。
附图说明
图1是本发明的FD-SOI结构的半浮栅晶体管的制备方法的流程图。
图2是进行第一掺杂类型离子注入的示意图。
图3是进行第二掺杂类型离子注入的示意图。
图4是形成半浮栅阱区后的器件结构示意图。
图5是形成第一栅氧化层后的器件结构示意图。
图6是形成第一多晶硅层后的器件结构示意图。
图7是刻蚀第一多晶硅层后的器件结构示意图。
图8是形成第二栅氧化层后的器件结构示意图。
图9是形成第二多晶硅层后的器件结构示意图。
图10是刻蚀定义源漏区位置后的器件结构示意图。
图11是栅极侧墙形成后的器件结构示意图。
图12是本发明的FD-SOI结构的半浮栅晶体管的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
本发明的FD-SOI结构的半浮栅晶体管制备方法的流程图，如图1所示。
在半浮栅阱区形成步骤S1中，在SOI衬底内形成第一类型掺杂区和第二类型轻掺杂区，两区相互邻接。具体而言，首先提供SOI衬底100，包括支撑层、氧化层和顶层Si，其中，氧化层厚度为100nm，顶层Si厚度为20nm。然后，在SOI衬底100表面形成氧化层101，进行第一掺杂类型的离子注入，形成第一类型掺杂区102，如图2所示。接下来，如图3所示，以光刻胶103为掩膜，进行第二掺杂类型的离子注入，形成第二类型轻掺杂区104。优选地，离子注入的剂量为1.00e13，能量为50keV，角度为7°。第二类型轻掺杂区104与第一类型掺杂区102相互邻接，如图4所示。最后，退火激活并去除氧化层，退火激活的温度为1050℃，时间为30s。在本实施例中，第一掺杂类型为P型，第二掺杂类型为N型，但是本发明不限定于此，也可以是第一掺杂类型为N型，第二掺杂类型为P型。
在第一栅极叠层形成步骤S2中，首先，沉积4nm厚的SiO2作为第一栅氧化层105，进行图案化，刻蚀部分第一栅氧化层105，使部分第二类型轻掺杂区104暴露，使第一栅氧化层105覆盖第一类型掺杂区102，并部分覆盖第二类型轻掺杂区104，如图5所示。
然后，如图6所示，沉积65nm厚的第一多晶硅层106，进行第一类型离子注入并退火激活。优选地，离子注入剂量为6.00e13，能量为5keV，角度为0°。退火激活的温度为1000℃，时间为13s。
进行图案化，刻蚀部分第一多晶硅层106，使部分第二类型轻掺杂区104暴露。形成的第一类型掺杂的第一多晶硅层106，覆盖第一栅氧化层105，并延伸至第二类型轻掺杂区104，与之相接触，如图7所示。优选地，第一多晶硅层106与第二类型轻掺杂区104相接触的窗口区宽度为40nm。
在第二栅极叠层形成步骤S3中，如图8和图9所示，形成2.1nm厚的SiO2作为第二栅氧化层107，沉积80nm厚的第二多晶硅层108。
然后，在步骤S4中，进行图案化定义源区和漏区的位置，依次刻蚀去除部分第二多晶硅层108、第二栅氧化层107、第一多晶硅层106以及第一栅氧化层105，停止在衬底，所得结构如图10所示。
在栅极侧墙形成步骤S5中，在第一栅极叠层和第二栅极叠层两侧形成栅极侧墙109，如图11所示。
最后，在步骤S6中，对源区110、漏区111和第二多晶硅层108进行自对准的第二掺杂类型离子注入，并退火激活，所得结构如图12所示。优选地，掺杂剂量为3.00e13~4.00e15，能量为7keV~18keV，角度为0°。优选地，退火温度为950℃，时间为2s。
如图12所示，FD-SOI结构的半浮栅晶体管包括：SOI衬底100，SOI衬底内具有第一类型掺杂区102和第二类型轻掺杂区104，两区相互邻接。第一栅极叠层，第一栅极叠层包括第一栅氧化层105和第一多晶硅层106，第一栅氧化层105覆盖第一类型掺杂区102，并部分覆盖第二类型轻掺杂区104，第一多晶硅层106具有第一掺杂类型，其覆盖第一栅氧化层105，并延伸至第二类型轻掺杂区104，与之相接触。第二栅极叠层，包括第二栅氧化层107和第二多晶硅层108，其中，第二栅氧化层107覆盖第一多晶硅层106和部分衬底表面，第二多晶硅层108形成在第二栅氧化层107上。栅极侧墙109，形成在第一栅极叠层和第二栅极叠层两侧。源区110和漏区111，形成在半导体衬底100中、第一、第二栅极叠层两侧。
本发明的FD-SOI结构的半浮栅晶体管及其制作方法与传统硅基半浮栅晶体管相比，具有更小的寄生电容、更低的漏电流，提高了器件的运行速度。此外，SOI绝缘埋层实现了器件和衬底的全介质隔离，消除了闩锁效应。
以上，针对本发明的FD-SOI结构的半浮栅晶体管及其制作方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种FD-SOI结构的半浮栅晶体管制备方法，其特征在于，具体步骤为：
半浮栅阱区形成步骤，在SOI衬底内形成第一类型掺杂区和第二类型轻掺杂区，两区相互邻接；
第一栅极叠层形成步骤，形成第一栅氧化层，使所述第一栅氧化层覆盖所述第一类型掺杂区，并部分覆盖所述第二类型轻掺杂区；形成第一类型掺杂的第一多晶硅层，使其覆盖所述第一栅氧化层，并延伸至所述轻掺杂区，与之相接触；
第二栅极叠层形成步骤，形成第二栅氧化层和第二多晶硅层，其中，所述第二栅氧化层形成在所述第一多晶硅层上并部分覆盖所述SOI衬底表面，所述第二多晶硅层形成在所述第二栅氧化层上；
进行图案化定义源区和漏区的位置，依次刻蚀去除部分所述第二多晶硅层、所述第二栅氧化层、所述第一多晶硅层以及所述第一栅氧化层，停止在衬底；
栅极侧墙形成步骤，在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙；以及
对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活。
2.根据权利要求1所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
3.根据权利要求1所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，半浮栅阱区形成步骤具体包括以下子步骤：
在SOI衬底表面形成氧化层，进行第一掺杂类型的离子注入；
以光刻胶为掩膜，进行第二掺杂类型的离子注入，形成第二类型的轻掺杂区；
退火激活并去除氧化层。
4.根据权利要求3所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，形成所述轻掺杂区的步骤中，离子注入的剂量为5.00e12~5.00e13，能量为30keV~100keV，角度为2°~7°；退火激活的温度为900℃~1300℃，时间为10s~50s。
5.根据权利要求1所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，所述第一栅极叠层形成步骤具体包括以下步骤：
形成第一栅氧化层；
进行图案化，刻蚀部分所述第一栅氧化层，使部分所述轻掺杂区暴露；沉积第一多晶硅层，进行第一掺杂类型离子注入并退火激活；
进行图案化，刻蚀部分所述第一多晶硅层，使部分所述轻掺杂区暴露。
6.根据权利要求5所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，所述第一栅极叠层形成步骤中，所述离子注入剂量为1.00e12~5.00e14，能量为2.5keV~20keV，角度为0°~7°，退火激活的温度为900℃~1300℃，时间为5s~1min。
7.根据权利要求1所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，所述第一栅氧化层的厚度为2nm~10nm，所述第一多晶硅层的厚度为40nm~100nm，所述第二栅氧化层的厚度为1nm~5nm，所述第二多晶硅层的厚度为60nm~150nm。
8.根据权利要求1所述的FD-SOI结构的半浮栅晶体管制备方法，其特征在于，所述源区、漏区和第二多晶硅层的自对准第二掺杂类型离子注入，并退火激活的步骤中，离子注入剂量为3.00e13~4.00e15，能量为7keV~18keV，角度为0°~7°，退火温度为900℃~1300℃，时间为1s~10s。
9.一种FD-SOI结构的半浮栅晶体管，其特征在于，包括：
SOI衬底，所述SOI衬底内具有第一类型掺杂区和第二类型的轻掺杂区，两区相互邻接；
第一栅极叠层包括第一栅氧化层和第一多晶硅层，所述第一栅氧化层覆盖所述第一掺杂类型区，并部分覆盖所述轻掺杂区，所述第一多晶硅层具有第一掺杂类型，其覆盖所述第一栅氧化层，并延伸至所述轻掺杂区，与之相接触；
第二栅极叠层，包括第二栅氧化层和第二多晶硅层，所述第二栅氧化层形成在所述第一多晶硅层上并部分覆盖所述SOI衬底表面，所述第二多晶硅层形成在所述第二栅氧化层上；
栅极侧墙，形成在所述第一栅极叠层和所述第二栅极叠层两侧；
源区和漏区，形成在所述半导体衬底中、所述第一、第二栅极叠层两侧。
10.根据权利要求9所述的FD-SOI结构的半浮栅晶体管，其特征在于，
所述第一多晶硅层与所述轻掺杂区相接触的窗口区宽度为30~60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910618213.3A CN110416086A (zh) | 2019-07-10 | 2019-07-10 | 一种fd-soi结构的半浮栅晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910618213.3A CN110416086A (zh) | 2019-07-10 | 2019-07-10 | 一种fd-soi结构的半浮栅晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110416086A true CN110416086A (zh) | 2019-11-05 |
Family
ID=68360839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910618213.3A Pending CN110416086A (zh) | 2019-07-10 | 2019-07-10 | 一种fd-soi结构的半浮栅晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416086A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112819148A (zh) * | 2020-12-31 | 2021-05-18 | 中国科学院上海微系统与信息技术研究所 | 基于浮栅晶体管的脉冲神经元网络 |
| CN112836812A (zh) * | 2020-12-31 | 2021-05-25 | 中国科学院上海微系统与信息技术研究所 | 基于浮栅晶体管的神经元网络 |
| CN112838089A (zh) * | 2021-03-25 | 2021-05-25 | 复旦大学 | 半浮栅存储器及其制造方法 |
| CN113161360A (zh) * | 2021-04-25 | 2021-07-23 | 复旦大学 | 一种半浮栅存储器的制造工艺及半浮栅存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579275A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种半浮栅感光器件的制造方法 |
| CN103887313A (zh) * | 2014-03-04 | 2014-06-25 | 华为技术有限公司 | 一种半浮栅器件及其制备方法 |
| CN103915439A (zh) * | 2013-01-09 | 2014-07-09 | 苏州东微半导体有限公司 | 一种半导体器件及其制造方法 |
| CN103972238A (zh) * | 2014-03-31 | 2014-08-06 | 上海新储集成电路有限公司 | 一种存储器单元结构 |
-
2019
- 2019-07-10 CN CN201910618213.3A patent/CN110416086A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915439A (zh) * | 2013-01-09 | 2014-07-09 | 苏州东微半导体有限公司 | 一种半导体器件及其制造方法 |
| CN103579275A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种半浮栅感光器件的制造方法 |
| CN103887313A (zh) * | 2014-03-04 | 2014-06-25 | 华为技术有限公司 | 一种半浮栅器件及其制备方法 |
| CN103972238A (zh) * | 2014-03-31 | 2014-08-06 | 上海新储集成电路有限公司 | 一种存储器单元结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112819148A (zh) * | 2020-12-31 | 2021-05-18 | 中国科学院上海微系统与信息技术研究所 | 基于浮栅晶体管的脉冲神经元网络 |
| CN112836812A (zh) * | 2020-12-31 | 2021-05-25 | 中国科学院上海微系统与信息技术研究所 | 基于浮栅晶体管的神经元网络 |
| CN112838089A (zh) * | 2021-03-25 | 2021-05-25 | 复旦大学 | 半浮栅存储器及其制造方法 |
| CN113161360A (zh) * | 2021-04-25 | 2021-07-23 | 复旦大学 | 一种半浮栅存储器的制造工艺及半浮栅存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110416086A (zh) | 一种fd-soi结构的半浮栅晶体管及其制备方法 | |
| US6143635A (en) | Field effect transistors with improved implants and method for making such transistors | |
| CN101454889B (zh) | 使用体半导体晶片形成改善的soi衬底 | |
| CN101375381B (zh) | 形成场效应晶体管的方法及形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法 | |
| CN203967092U (zh) | finFET结构 | |
| CN110416084A (zh) | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 | |
| TW200417013A (en) | Tri-gate and gate around MOSFET devices and methods for making same | |
| JP2008060524A (ja) | 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法 | |
| US8304301B2 (en) | Implant free extremely thin semiconductor devices | |
| US8389367B2 (en) | Method for manufacturing a semiconductor device | |
| US10790392B2 (en) | Semiconductor structure and fabricating method thereof | |
| JP2012004473A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW200421594A (en) | Self-aligned planar double-gate process by amorphization | |
| CN102593181B (zh) | 基于soi衬底的高压金属氧化物半导体管及制造方法 | |
| CN103151269B (zh) | 制备源漏准soi多栅结构器件的方法 | |
| CN102903750B (zh) | 一种半导体场效应晶体管结构及其制备方法 | |
| WO2009001252A1 (en) | An extended drain transistor and a method of manufacturing the same | |
| US8932927B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN101154596A (zh) | 制造具有finfet的半导体器件的方法 | |
| US20080150026A1 (en) | Metal-oxide-semiconductor field effect transistor with an asymmetric silicide | |
| CN110416085A (zh) | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 | |
| JP2000216386A (ja) | 浅い接合部を有する半導体デバイスの製作 | |
| TWI307532B (en) | Soi bottom pre-doping merged e-sige for poly height reduction | |
| CN110416287A (zh) | 一种外延tfet沟道的半浮栅晶体管及其制备方法 | |
| JP2004006891A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191105 |