CN110416085A - 一种SiGe沟道结构的半浮栅晶体管及其制作方法 - Google Patents
一种SiGe沟道结构的半浮栅晶体管及其制作方法 Download PDFInfo
- Publication number
- CN110416085A CN110416085A CN201910618159.2A CN201910618159A CN110416085A CN 110416085 A CN110416085 A CN 110416085A CN 201910618159 A CN201910618159 A CN 201910618159A CN 110416085 A CN110416085 A CN 110416085A
- Authority
- CN
- China
- Prior art keywords
- layer
- sige
- gate oxide
- polysilicon layer
- half floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000003475 lamination Methods 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Abstract
本发明属于半导体技术领域，具体为一种SiGe沟道结构的半浮栅晶体管及其制作方法。本发明的半浮栅晶体管包括：衬底；SiGe层，衬底上的SiGe层；衬底中的U型槽；第一栅极叠层，包括第一栅氧化层和第一多晶硅层，第一栅氧化层覆盖U型槽的表面并部分覆盖SiGe层，在SiGe层形成开口，第一多晶硅层覆盖第一栅介质层，在开口处与SiGe层相接触；第二栅极叠层，包括第二栅氧化层和第二多晶硅层，第二栅氧化层覆盖第一多晶硅层和部分SiGe层，第二多晶硅层覆盖第二栅氧化层；栅极侧墙，以及源区和漏区。本发明通过改变沟道材料为SiGe，提高了电子和空穴的迁移率，提高了半导体存储器的速度，并克服了器件微缩带来的短沟道效应。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种SiGe沟道结构的半浮栅晶体管及其制作方法。
背景技术
随着半导体存储器尺寸的不断微缩，短沟道效应等二级效应越来越显著，这些二级效应严重影响了器件的性能，与此同时人们对存储器的速度要求越来越高，因此如何提高存储器的速度和减小短沟道效应成为了半浮栅存储器研究的重要方向。
目前普遍研究的平面型半浮栅晶体管由于短沟道效应的影响很难进一步微缩，同时受限于Si中电子和空穴迁移率的限制，导致传统半浮栅晶体管的速度很难进一步提高。
发明内容
为了解决上述问题，本发明提供一种SiGe沟道结构的半浮栅晶体管及其制作方法。
本发明提供的SiGe沟道结构的半浮栅晶体管制作方法，包括以下步骤：
在衬底表面外延SiGe层；
形成氧化层，并通过离子注入在衬底中形成半浮栅阱区；
刻蚀形成U型槽，并去除所述氧化物层以露出所述SiGe层；
在SiGe层以及U型槽表面形成第一栅氧化层；
刻蚀部分所述第一栅氧化层，以露出部分所述SiGe层；
沉积第一多晶硅层，使其覆盖所述第一栅氧化层和所述SiGe层，进行第一掺杂类型离子注入并退火激活；
刻蚀所述第一多晶硅层，使其覆盖所述第一栅氧化层并部分覆盖所述SiGe层，形成第二层栅氧化层；
在第二层栅氧化层上沉积第二多晶硅层；进行图案化定义源区和漏区的位置，依次刻蚀去除部分所述第二多晶硅层、所述第二栅氧化层、所述第一多晶硅层以及所述第一栅氧化层，停止在衬底；
形成栅极侧墙；以及
对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，在衬底中形成半浮栅阱区的具体步骤包括：进行第一掺杂类型离子注入，掺杂剂量为0.25e14~2.00e14，能量为60keV~200keV，角度为2°~7°，使衬底中的第一类型掺杂浓度自下而上呈梯度降低；进行第二掺杂类型离子注入，掺杂剂量为8.5e12~1.30e13 ，能量为45keV~55keV，角度为5°~7°，形成第二类型的轻掺杂区；进行退火激活，其中退火温度为1050℃~1150℃，退火时间为40s~50s。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，所述U型槽宽度为55nm~65nm，深度为130nm~170nm。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，所述第一栅氧化层厚度为3.5nm~4.5nm，所述第一多晶硅厚度为60nm~70nm，所述第二栅氧化层厚度为3.5nm~4.5nm，所述第一多晶硅厚度为70nm~90nm。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，所述第一多晶硅层与所述SiGe层的接触区宽度为35nm~45nm。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，对第一多晶硅层进行第一掺杂类型离子注入并退火激活的步骤中，离子注入的剂量为1.0e13~1.50e13，能量为4.5keV~5.5keV，角度为0°~2°，退火温度为900℃~1100℃，时间为4min~5min。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活的步骤中，离子注入的剂量为3.00e13~4.00e15，能量为7keV ~25keV，角度为0°~2°，退火温度为1000℃~1100℃，时间为2.0s~3.0s。
本发明的SiGe沟道结构的半浮栅晶体管制作方法中，优选为，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
本发明还提供一种SiGe沟道结构的半浮栅晶体管，包括：
衬底，其具有半浮栅阱区；
SiGe层，形成在所述衬底上；
U型槽，形成在所述衬底中；
第一栅极叠层，包括第一栅氧化层和第一多晶硅层，其中，所述第一栅氧化层覆盖所述U型槽的表面并部分覆盖所述SiGe层，在所述SiGe层形成开口，所述第一多晶硅层覆盖所述第一栅介质层，在所述开口处与所述SiGe层相接触，其中，所述第一多晶硅层具有第一掺杂类型；
第二栅极叠层，包括第二栅氧化层和第二多晶硅层，其中，所述第二多晶硅层具有第二掺杂类型，所述第二栅氧化层覆盖所述第一多晶硅层和部分所述SiGe层，所述第二多晶硅层覆盖所述第二栅氧化层；
栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及
源区和漏区，形成在所述第一栅极叠层和所述第二栅极叠层两侧。
本发明的SiGe沟道结构的半浮栅晶体管中，优选为，所述开口的宽度为35nm~45nm。
本发明提供的基于SiGe沟道的半浮栅存储器结构，通过改变沟道材料为SiGe，提高了电子和空穴的迁移率，因而大大提高半导体存储器的速度，并且，采用U型沟道结构，克服了器件微缩带来的短沟道效应。
附图说明
图1是本发明的SiGe沟道结构的半浮栅晶体管制作方法的流程图。
图2是形成U型槽后的器件结构示意图。
图3是形成第一栅氧化层后的器件结构示意图。
图4是形成第一多晶硅层后的器件结构示意图。
图5是刻蚀第一多晶硅层后的器件结构示意图。
图6是形成第二栅氧化层后的器件结构示意图。
图7是形成第一多晶硅层后的器件结构示意图。
图8是定义源漏区位置后的器件结构示意图。
图9是形成栅极侧墙后的器件结构示意图。
图10是本发明的SiGe沟道结构的半浮栅晶体管示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
本发明的SiGe沟道结构的半浮栅晶体管制作方法的流程图，如图1所示。
在步骤S1中，在Si衬底100表面外延5nm厚的SiGe层102。
在步骤S2中，继续氧化形成氧化层，并通过离子注入在衬底中形成半浮栅阱区。具体来说，首先，进行第一掺杂类型离子注入。优选地，掺杂剂量为0.25e14~2.00e14，能量为60keV~200keV，角度为2°~7°，使衬底中的P型掺杂浓度自下而上呈梯度降低。接下来，进行N型离子注入，形成N型轻掺杂区101。优选地，掺杂剂量为1.00e13 ，能量为50keV，角度为7°。之后，进行退火激活，其中退火温度为1100℃，退火时间为45s。
在步骤S3中，刻蚀形成U型槽103，并去除衬底表面的氧化物层以露出SiGe层102，所得结构如图2所示。U型槽103的宽度优选为60nm，深度优选为150nm。
在步骤S4中，在SiGe层102表面以及U型槽103表面形成4nm厚的第一栅氧化层104，所得结构如图3所示。然后，以光刻胶为掩膜，刻蚀部分第一栅氧化层104，以露出部分SiGe层102，所得结构如图4所示。沉积65nm厚的第一多晶硅层105，使其覆盖第一栅氧化层104和SiGe层102，所得结构如图4所示。然后，进行P型离子注入并退火激活，离子注入的剂量为1.20e13，能量为5keV，角度为0°，退火温度为900℃，时间为5min。
在步骤S5中，以光刻胶为掩膜，刻蚀第一多晶硅层105，使其覆盖第一栅氧化层104并部分覆盖SiGe层103，第一多晶硅层与所述SiGe层的接触区宽度为40nm，如图5所示。形成4nm厚的第二栅氧化层106，在第二栅氧化层106上沉积80nm厚的第二多晶硅层107，如图6和图7所示。
在步骤S6中，进行图案化定义源区和漏区的位置，依次刻蚀去除部分第二多晶硅层107、第二栅氧化层106、第一多晶硅层105以及第一栅氧化层104，停止在衬底100，所得结构如图8所示。
在步骤S7中，在第一栅氧化层104，第一多晶硅层105，第二栅氧化层106和第二多晶硅层107两侧形成栅极侧墙108，如图9所示。
在步骤S8中，对源区109、漏区110和第二多晶硅层107进行自对准的N型离子注入，并退火激活，最终得到如图10所示的SiGe沟道结构的半浮栅晶体管。离子注入的剂量为3.00e134.00e15~，能量为7keV ~25keV，角度为0°，退火温度为1030℃，时间为2.5s。
以上，针对本发明的SiGe沟道结构的半浮栅晶体管制作方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。在上述实施例中，第一掺杂类型为P型，第二掺杂类型为N型，但是本发明不限定于此，也可以是第一掺杂类型为N型，第二掺杂类型为P型。
本发明还公开一种SiGe沟道结构的半浮栅晶体管，如图10所示，包括：衬底100，其具有半浮栅阱区。SiGe层102，形成在衬底100上。U型槽103，形成在衬底100中。第一栅极叠层，包括第一栅氧化层104和第一多晶硅层105，其中，第一栅氧化层104覆盖U型槽103的表面并部分覆盖SiGe层102，在SiGe层102形成有开口，第一多晶硅层105覆盖第一栅氧化层104，在开口处与SiGe层102相接触，其中，第一多晶硅层105具有第一掺杂类型。第二栅极叠层，包括第二栅氧化层106和第二多晶硅层107，其中，第二多晶硅层107具有第二掺杂类型，第二栅氧化层覆盖第一多晶硅层105和部分SiGe层102，第二多晶硅层107覆盖第二栅氧化层106。栅极侧墙108，位于第一栅极叠层和第二栅极叠层两侧。以及源区109和漏区110，形成在衬底中、第一栅极叠层和第二栅极叠层两侧。
优选地，开口的宽度为40nm。第一栅氧化层厚度为4nm，第一多晶硅厚度为65nm，第二栅氧化层厚度为4nm，第一多晶硅厚度为80nm。
在具体的一例中，第一掺杂类型为P型，第二掺杂类型为N型。也可以是，第一掺杂类型为N型，第二掺杂类型为P型。
采用SiGe沟道的方式制造半浮栅晶体管，提高了电子和空穴的迁移率，使得嵌入式TFET的隧穿几率得到提高，提高了器件的速度，U型沟道增加了沟道的长度，克服了短沟道效应。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，具体步骤为：
在衬底表面外延SiGe层；
形成氧化层，并通过离子注入在衬底中形成半浮栅阱区；
刻蚀形成U型槽，并去除所述氧化物层以露出所述SiGe层；
在SiGe层以及U型槽表面形成第一栅氧化层；刻蚀部分所述第一栅氧化层，以露出部分所述SiGe层；沉积第一多晶硅层，使其覆盖所述第一栅氧化层和所述SiGe层，进行第一掺杂类型离子注入并退火激活；
刻蚀所述第一多晶硅层，使其覆盖所述第一栅氧化层并部分覆盖所述SiGe层，形成第二层栅氧化层；在第二层栅氧化层上沉积第二多晶硅层；
进行图案化定义源区和漏区的位置，依次刻蚀去除部分所述第二多晶硅层、所述第二栅氧化层、所述第一多晶硅层以及所述第一栅氧化层，停止在衬底；
形成栅极侧墙；
对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活。
2.根据权利要求1所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，在衬底中形成半浮栅阱区的具体步骤包括：
进行第一掺杂类型离子注入，掺杂剂量为0.25e14~2.00e14，能量为60keV~200keV，角度为2°~7°，使衬底中的第一类型掺杂浓度自下而上呈梯度降低；
进行第二掺杂类型离子注入，掺杂剂量为5.00e12~2.50e13 ，能量为40keV ~80keV，角度为2°~7°，形成第二类型的轻掺杂区；
进行退火激活，其中退火温度为900℃~1300℃，退火时间为30s~1min。
3.根据权利要求1所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，所述U型槽宽度为40nm~80nm，深度为100nm~200nm。
4.根据权利要求1所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，所述第一栅氧化层厚度为2.5nm~6nm，所述第一多晶硅厚度为50nm~80nm，所述第二栅氧化层厚度为2.5nm~6nm，所述第一多晶硅厚度为70nm~100nm。
5.根据权利要求1所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，所述第一多晶硅层与所述SiGe层的接触区宽度为30nm~60nm。
6.根据权利要求1所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，对第一多晶硅层进行第一掺杂类型离子注入并退火激活的步骤中，离子注入的剂量为5.50e12~3.50e13，能量为3keV~10keV，角度为0°~7°，退火温度为900℃~1300℃，时间为1min~8min。
7. 根据权利要求1所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，对源区、漏区和第二多晶硅层进行自对准的第二掺杂类型离子注入，并退火激活的步骤中，离子注入的剂量为3.00e13~4.00e15，能量为7keV ~25keV，角度为0°~7°，退火温度为900℃~1300℃，退火时间为1s~30s。
8.根据权利要求1~7中任一项所述的SiGe沟道结构的半浮栅晶体管制作方法，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
9.一种SiGe沟道结构的半浮栅晶体管，其特征在于，包括：
衬底，其具有半浮栅阱区；
SiGe层，形成在所述衬底上；
U型槽，形成在所述衬底中；
第一栅极叠层，包括第一栅氧化层和第一多晶硅层，其中，所述第一栅氧化层覆盖所述U型槽的表面并部分覆盖所述SiGe层，在所述SiGe层形成开口，所述第一多晶硅层覆盖所述第一栅介质层，在所述开口处与所述SiGe层相接触，其中，所述第一多晶硅层具有第一掺杂类型；
第二栅极叠层，包括第二栅氧化层和第二多晶硅层，其中，所述第二多晶硅层具有第二掺杂类型，所述第二栅氧化层覆盖所述第一多晶硅层和部分所述SiGe层，所述第二多晶硅层覆盖所述第二栅氧化层；
栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及
源区和漏区，形成在所述第一栅极叠层和所述第二栅极叠层两侧。
10.根据权利要求9所述的SiGe沟道结构的半浮栅晶体管，其特征在于，所述开口的宽度为30nm~60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910618159.2A CN110416085A (zh) | 2019-07-10 | 2019-07-10 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910618159.2A CN110416085A (zh) | 2019-07-10 | 2019-07-10 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110416085A true CN110416085A (zh) | 2019-11-05 |
Family
ID=68360835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910618159.2A Pending CN110416085A (zh) | 2019-07-10 | 2019-07-10 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416085A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111508960A (zh) * | 2020-04-27 | 2020-08-07 | 复旦大学 | 一种低操作电压半浮栅存储器及其制备方法 |
| CN113517352A (zh) * | 2021-06-01 | 2021-10-19 | 上海华力集成电路制造有限公司 | 半浮栅器件的制造方法 |
| US20220384596A1 (en) * | 2021-06-01 | 2022-12-01 | Shanghai Huali Integrated Circuit Corporation | Semi-Floating Gate Device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001097292A1 (en) * | 2000-06-15 | 2001-12-20 | Board Of Regents, The University Of Texas System | Vertical channel floating gate transistor having silicon germanium channel layer |
| CN102779853A (zh) * | 2012-08-16 | 2012-11-14 | 复旦大学 | 一种制作在锗硅外延层上的隧穿晶体管及其制备方法 |
| CN103579126B (zh) * | 2013-11-06 | 2016-05-11 | 复旦大学 | 一种u型结构的半浮栅器件及其制造方法 |
| US20180047849A1 (en) * | 2015-06-15 | 2018-02-15 | Stmicroelectronics, Inc. | Semi-floating gate fet |
| CN109346528A (zh) * | 2018-09-27 | 2019-02-15 | 上海华力微电子有限公司 | 闪存结构及对应的编程、擦除和读取方法 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
-
2019
- 2019-07-10 CN CN201910618159.2A patent/CN110416085A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001097292A1 (en) * | 2000-06-15 | 2001-12-20 | Board Of Regents, The University Of Texas System | Vertical channel floating gate transistor having silicon germanium channel layer |
| CN102779853A (zh) * | 2012-08-16 | 2012-11-14 | 复旦大学 | 一种制作在锗硅外延层上的隧穿晶体管及其制备方法 |
| CN103579126B (zh) * | 2013-11-06 | 2016-05-11 | 复旦大学 | 一种u型结构的半浮栅器件及其制造方法 |
| US20180047849A1 (en) * | 2015-06-15 | 2018-02-15 | Stmicroelectronics, Inc. | Semi-floating gate fet |
| CN109346528A (zh) * | 2018-09-27 | 2019-02-15 | 上海华力微电子有限公司 | 闪存结构及对应的编程、擦除和读取方法 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111508960A (zh) * | 2020-04-27 | 2020-08-07 | 复旦大学 | 一种低操作电压半浮栅存储器及其制备方法 |
| CN113517352A (zh) * | 2021-06-01 | 2021-10-19 | 上海华力集成电路制造有限公司 | 半浮栅器件的制造方法 |
| US20220384596A1 (en) * | 2021-06-01 | 2022-12-01 | Shanghai Huali Integrated Circuit Corporation | Semi-Floating Gate Device |
| US11955524B2 (en) * | 2021-06-01 | 2024-04-09 | Shanghai Huali Integrated Circuit Corporation | Semi-floating gate device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110416084A (zh) | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 | |
| US7579243B2 (en) | Split gate memory cell method | |
| CN105448835B (zh) | 半导体装置 | |
| JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
| CN110416085A (zh) | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 | |
| JP2009043990A (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| CN101677063A (zh) | 一种半导体元件及其形成方法 | |
| CN105374686A (zh) | 一种ldmos器件的制作方法 | |
| CN110416086A (zh) | 一种fd-soi结构的半浮栅晶体管及其制备方法 | |
| US20060001105A1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
| CN110416287A (zh) | 一种外延tfet沟道的半浮栅晶体管及其制备方法 | |
| JP2004527127A (ja) | Ｍｏｓトランジスタ・ゲート・コーナの増速酸化を行う方法 | |
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| KR20210075164A (ko) | 트랜지스터 제조 방법 및 게이트 올 어라운드 디바이스 구조 | |
| CN100570884C (zh) | 半导体结构及其制造方法 | |
| CN106328537A (zh) | 半导体元件及制造方法 | |
| KR101049875B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| TWI261336B (en) | A semiconductor device | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| US9093464B2 (en) | Method for fabricating small-scale MOS device | |
| CN111223916B (zh) | 半导体器件及其制备方法和三维存储器 | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| JPS62242367A (ja) | Ｍｏｓトランジスタのゲ−ト電極の側面マスク層の形成方法 | |
| TWI231547B (en) | Short channel transistor fabrication method for semiconductor device | |
| CN106328527B (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191105 |