CN102779853A - 一种制作在锗硅外延层上的隧穿晶体管及其制备方法 - Google Patents
一种制作在锗硅外延层上的隧穿晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102779853A CN102779853A CN2012102901130A CN201210290113A CN102779853A CN 102779853 A CN102779853 A CN 102779853A CN 2012102901130 A CN2012102901130 A CN 2012102901130A CN 201210290113 A CN201210290113 A CN 201210290113A CN 102779853 A CN102779853 A CN 102779853A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- germanium
- tunneling transistor
- silicon epitaxial
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于半导体器件技术领域，具体涉及一种制作在锗硅外延层上的隧穿晶体管及其制造方法。本发明先在半导体衬底之上外延生长锗硅外延层，然后再在锗硅外延层上制备隧穿晶体管，所得到的隧穿晶体管具有高的开关电流，而且，本发明所提出的制作在锗硅外延层上的隧穿晶体管的制造方法与传统的CMOS工艺兼容，工艺过程简单，制造成本低。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种隧穿晶体管及其制备方法。
背景技术
CMOS是complementary metal-oxide semiconductor（互补金属氧化物半导体）的缩写，它是一种半导体技术，可以将成对的MOS晶体管(n型MOS晶体管和p型MOS晶体管)集成在一块硅片上，其主要工艺过程包括：光刻n阱（或p阱）位置并在衬底内形成n阱（或p阱）；光刻场区位置并进行场区氧化；进行栅氧化并淀积多晶硅；回刻多晶硅；进行p+（或者n+）离子注入；进行n+（或者p+）离子注入；淀积绝缘层；光刻接触孔；蒸镀金属；回刻金属。随着半导体器件特征尺寸的不断缩小，MOS晶体管的源、漏极间漏电流随沟道长度的缩小迅速上升。在30纳米以下，有必要使用新的器件以获得较小的漏电流，降低芯片功耗。解决上述问题的方案之一就是采用隧穿晶体管结构，隧穿晶体管是一种漏电流非常小的晶体管，可以进一步缩小电路的尺寸、降低电压，大大降低芯片的功耗。
目前，传统硅基器件的发展逐渐达到物理和技术的双重极限，而载流子迁移率退化成为影响器件性能进一步提升的关键因素，而采用高迁移率沟道材料是提高器件的驱动能力的一种十分有效的途径。锗材料在低电场下的空穴迁移率是硅材料的4倍，电子迁移率是硅材料的2倍，因此，锗材料作为一种新的沟道材料以其更高的、更加对称的载流子迁移率成为高性能MOS晶体管器件很有希望的发展方向之一。但是，锗属于较为活泼的材料，它和介电材料的界面容易发生氧化还原反应，生成氧化锗，产生较多缺陷，进而影响材料的性能；同时，由于锗储量较少，价格昂贵，所以直接使用锗作衬底是不合适的。
发明内容
本发明的目的在于提供一种驱动能力高、制造成本低的制作在锗硅外延层上的隧穿晶体管及其制备方法。
本发明所提供的制作在锗硅外延层上的隧穿晶体管，其主要包括：
在半导体衬底表面之上形成的锗硅外延层；
在所述锗硅外延层和所述半导体衬底内形成的具有第一种掺杂类型的源区；
在所述锗硅外延层和所述半导体衬底内形成的具有第二种掺杂类型的漏区；
在所述锗硅外延层内介于所述源区与所述漏区之间形成的沟道区域；
在所述沟道区域之上形成的栅介质层；
在所述栅介质层之上形成的栅极导电层；
通过调节所述的栅极上的电压实现调控所述源区和漏区之间的隧穿载流子产生率。
所述的半导体衬底为硅或者为绝缘体上的硅。
所述的栅介质层为二氧化硅，或者为具有高介电常数值的绝缘材料。
所述的栅极导电层为掺杂的多晶硅，或者为金属导电材料。
所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，所述的的第一种掺杂类型为n型掺杂。
本发明中，制作所述的在锗硅外延层上的隧穿晶体管的制备方法，具体步骤如下；
在半导体衬底表面之上选择性生长锗硅外延层；
在所述锗硅外延层之上生长第一层绝缘薄膜；
在所述第一层绝缘薄膜之上生长第一层导电薄膜；
在所述第一层导电薄膜之上淀积一层光刻胶并掩膜、曝光、显影定义出隧穿晶体管的栅极位置；
刻蚀掉没有被光刻胶保护的所述第一层导电薄膜与所述第一层绝缘薄膜，剩余的所述第一层导电薄膜与所述第一层绝缘薄膜形成隧穿晶体管的栅极；
剥除光刻胶；
在所述锗硅外延层和所述半导体衬底内、所述栅极的一侧形成隧穿晶体管的源区；
在所述锗硅外延层和所述半导体衬底内、所述栅极的非源区侧形成隧穿晶体管的漏区。
如上所述的制作在锗硅外延层上的隧穿晶体管的制造方法，所述的半导体衬底为硅或者为绝缘体上的硅。
如上所述的制作在锗硅外延层上的隧穿晶体管的制造方法，所述的第一层绝缘薄膜为二氧化硅，或者为具有高介电常数值的绝缘材料。
如上所述的制作在锗硅外延层上的隧穿晶体管的制造方法，所述的第一层导电薄膜为掺杂的多晶硅，或者为金属导电材料。
本发明先在半导体衬底之上外延生长锗硅外延层，然后再在锗硅外延层上制备隧穿晶体管，所得到的隧穿晶体管具有高的开关电流，而且，本发明所提出的制作在锗硅外延层上的隧穿晶体管的制造方法与传统的COMS工艺兼容，工艺过程简单，制造成本低。
附图说明
图1为本发明提供的制作在锗硅外延层上的隧穿晶体管的一个实施例的截面图。
图2至图12为本发明所提供的由图1所示结构的隧穿晶体管构成的互补隧穿晶体管的制造方法的一个实施列的工艺流程图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
图1为本发明所公开的制作在锗硅外延层上的隧穿晶体管的一个实施例，它是沿该器件沟道长度方向的截面图。如图1所示，该器件包括一个半导体衬底100以及在半导体衬底100的表面形成的锗硅外延层101,在半导体衬底100和锗硅外延层101内形成有隧穿晶体管的源区104（虚线104a所示范围内）和漏区105（虚线105a所示范围内），在锗硅外延层101内介于源区104和漏区105之间形成有沟道区域10，沟道区域10为器件在开启状态下形成的电流沟道。在沟道区域10之上形成有隧穿晶体管的栅介质层102，在栅介质层102之上形成有栅极导电层103。源区104和漏区105具有相反的掺杂类型。
本发明所提出的制作在锗硅外延层上的隧穿晶体管可以通过很多方法制造，以下所述的是本发明所公开的由图2所示结构的n型隧穿晶体管和p型隧穿晶体管构成的互补隧穿晶体管的制造方法的一个实施例。以硅衬底为例。
如图2，在提供的硅衬底201内制备浅沟槽隔离结构，该工艺是业界所熟知的，所示202为形成的浅沟槽隔离结构。接着刻蚀掉硅衬底201表面的薄氧化层，然后在硅衬底201的表面选择性生长一层锗硅外延层203。
接下来，在锗硅外延层203之上淀积一层光刻胶301并掩膜、曝光、显影形成图形，然后采用离子注入的方法在硅衬底201和锗硅外延层203内形成p阱204，p阱204为用于形成n型隧穿晶体管的基底区域，如图3所示。
剥除光刻胶301后，在锗硅外延层203之上淀积一层高介电常数介质205，比如为氧化恰，接着在高介电常数介质205之上依次淀积一层掺杂的多晶硅206和一层氮化硅薄膜207，接着在氮化硅薄膜207之上淀积一层光刻胶并掩膜、曝光、显影定义出器件的栅极位置。接下来，刻蚀掉没有光刻胶保护的氮化硅薄膜207，然后以剩下的氮化硅薄膜207为硬质掩膜刻蚀掉没有被保护的掺杂的多晶硅206和高介电常数介质205，剩余的掺杂的多晶硅206和高介电常数介质205形成n型隧穿晶体管的栅极和p型隧穿晶体管的栅极，剥除光刻胶后如图4所示。
接下来，在上述结构之上淀积一层光刻胶302，并掩膜、曝光、显影在p型隧穿晶体管的栅极的一侧定义出p型隧穿晶体管的漏区位置，然后采用离子注入的方法在锗硅外延层203和半导体衬底201内形成p型隧穿晶体管的n形漏区208，如图5所示。
剥除光刻胶302后，在所形成的结构之上淀积一层光刻胶303并掩膜、曝光、显影在n型隧穿晶体管的栅极一侧定义出n型隧穿晶体管的源区位置，然后采用离子注入的方法在锗硅外延层203和半导体衬底201内（p阱204内）形成n型隧穿晶体管的n型源区209，如图6所示。
剥除光刻胶303后，在所形成的结构之上淀积一层光刻胶304并掩膜、曝光、显影在p型隧穿晶体管的栅极的非漏区侧定义出p型隧穿晶体管的源区位置，然后采用离子注入的方法在锗硅外延层203和半导体衬底201内形成p型隧穿晶体管的p型源区210，如图7所示。
剥除光刻胶304后，在所形成的结构之上淀积一层光刻胶305并掩膜、曝光、显影在n型隧穿晶体管的栅极的非源区侧定义出n型隧穿晶体管的漏区位置，然后采用离子注入的方法在锗硅外延层203和半导体衬底201内（p阱204内）形成n型隧穿晶体管的p型漏区211，如图8所示。
剥除光刻胶305后，在所形成的结构之上淀积一层二氧化硅薄膜212，接着在二氧化硅薄膜212之上淀积一层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀掉没有被光刻胶保护的二氧化硅薄膜212，剩余的二氧化硅薄膜212形成p型隧穿晶体管和n型隧穿晶体管的栅极侧墙，剥除光刻胶并刻蚀掉氮化硅薄膜207后如图9所示。
接下来通过金属（比如为Co或Ni）和硅的物理－化学反应在漏区208、源区209、源区210、漏区211以及掺杂的多晶硅206的表面形成金属硅化物501，如图10所示。
接下来，在上述形成的结构之上淀积一层绝缘薄膜213，比如为硼硅玻璃，然后在绝缘薄膜213之上淀积一层光刻胶306并掩膜、曝光、显影定义出接触孔的位置，然后刻蚀掉暴露出的绝缘薄膜213形成接触孔，如图11所示。
剥除光刻胶306后，在接触孔内形成钨金属插塞214，该工艺是业界所熟知的。
最后，在上述形成的结构之上淀积一层金属薄膜215，比如为铜，接着在金属薄膜215之上淀积一层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀掉没有被光刻胶保护的金属薄膜，剩余的金属薄膜与钨金属插塞接触形成器件的金属连线，剥除光刻胶后如图12所示。
如上所述，在不偏离本发明精神和范围的情况下，还可构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于说明书中所述的具体实例。
Claims (10)
1. 一种制作在锗硅外延层上的隧穿晶体管，包括：
在半导体衬底表面之上形成的锗硅外延层；
在所述锗硅外延层和所述半导体衬底内形成的具有第一种掺杂类型的源区；
在所述锗硅外延层和所述半导体衬底内形成的具有第二种掺杂类型的漏区；
其特征在于，
在所述锗硅外延层内介于所述源区与所述漏区之间形成的沟道区域；
在所述沟道区域之上形成的栅介质层；
在所述栅介质层之上形成的栅极导电层；
通过调节所述的栅极上的电压实现调控所述源区和漏区之间的隧穿载流子产生率。
2. 根据权利要求1所述的制作在锗硅外延层上的隧穿晶体管，其特征在于，所述的半导体衬底为硅或者为绝缘体上的硅。
3. 根据权利要求1所述的制作在锗硅外延层上的隧穿晶体管，其特征在于，所述的栅介质层为二氧化硅，或者为具有高介电常数值的绝缘材料。
4. 根据权利要求1所述的制作在锗硅外延层上的隧穿晶体管，其特征在于，所述的栅极导电层为掺杂的多晶硅，或者为金属导电材料。
5. 根据权利要求1所述的制作在锗硅外延层上的隧穿晶体管，其特征在于，所述的第一种掺杂类型为n型掺杂，所述的的第二种掺杂类型为p型掺杂。
6. 根据权利要求1所述的制作在锗硅外延层上的隧穿晶体管，其特征在于，所述的第一种掺杂类型为p型掺杂，所述的的第一种掺杂类型为n型掺杂。
7. 一种如权利要求1所述的制作在锗硅外延层上的隧穿晶体管的制造方法，包括；
在半导体衬底表面之上选择性生长锗硅外延层；
在所述锗硅外延层之上生长第一层绝缘薄膜；
在所述第一层绝缘薄膜之上生长第一层导电薄膜；
在所述第一层导电薄膜之上淀积一层光刻胶并掩膜、曝光、显影定义出隧穿晶体管的栅极位置；
刻蚀掉没有被光刻胶保护的所述第一层导电薄膜与所述第一层绝缘薄膜，剩余的所述第一层导电薄膜与所述第一层绝缘薄膜形成隧穿晶体管的栅极；
剥除光刻胶；
在所述锗硅外延层和所述半导体衬底内、所述栅极的一侧形成隧穿晶体管的源区；
在所述锗硅外延层和所述半导体衬底内、所述栅极的非源区侧形成隧穿晶体管的漏区。
8. 根据权利要求7所述的制作在锗硅外延层上的隧穿晶体管的制造方法，其特征在于，所述的半导体衬底为硅或者为绝缘体上的硅。
9. 根据权利要求7所述的制作在锗硅外延层上的隧穿晶体管的制造方法，其特征在于，所述的第一层绝缘薄膜为二氧化硅，或者为具有高介电常数值的绝缘材料。
10. 根据权利要求7所述的制作在锗硅外延层上的隧穿晶体管的制造方法，其特征在于，所述的第一层导电薄膜为掺杂的多晶硅，或者为金属导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102901130A CN102779853A (zh) | 2012-08-16 | 2012-08-16 | 一种制作在锗硅外延层上的隧穿晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102901130A CN102779853A (zh) | 2012-08-16 | 2012-08-16 | 一种制作在锗硅外延层上的隧穿晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102779853A true CN102779853A (zh) | 2012-11-14 |
Family
ID=47124711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102901130A Pending CN102779853A (zh) | 2012-08-16 | 2012-08-16 | 一种制作在锗硅外延层上的隧穿晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102779853A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416085A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101523607A (zh) * | 2006-10-05 | 2009-09-02 | Nxp股份有限公司 | 穿隧式场效应晶体管 |
| US20100327321A1 (en) * | 2007-07-25 | 2010-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel Field-Effect Transistor with Narrow Band-Gap Channel and Strong Gate Coupling |
| US20110147838A1 (en) * | 2009-12-17 | 2011-06-23 | Infineon Technologies Ag | Tunnel Field Effect Transistors |
-
2012
- 2012-08-16 CN CN2012102901130A patent/CN102779853A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101523607A (zh) * | 2006-10-05 | 2009-09-02 | Nxp股份有限公司 | 穿隧式场效应晶体管 |
| US20100327321A1 (en) * | 2007-07-25 | 2010-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel Field-Effect Transistor with Narrow Band-Gap Channel and Strong Gate Coupling |
| US20110147838A1 (en) * | 2009-12-17 | 2011-06-23 | Infineon Technologies Ag | Tunnel Field Effect Transistors |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416085A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10940627B2 (en) | Gate-all-around fin device | |
| CN102668093B (zh) | 用于鳍式fet和三栅极器件的环绕式接触 | |
| US9245903B2 (en) | High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process | |
| US9136178B2 (en) | Method for fabricating a finFET in a large scale integrated circuit | |
| CN1977387B (zh) | 高迁移率三栅器件及其制造方法 | |
| JP4851080B2 (ja) | Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法 | |
| TWI643339B (zh) | 半導體結構及其形成方法 | |
| KR101031476B1 (ko) | 올 어라운드 게이트형 반도체 장치 및 그 제조 방법 | |
| TW201543676A (zh) | 整合富含鍺之ｐ－ｍｏｓ源極／汲極接觸之技術 | |
| KR20080005608A (ko) | 트라이-게이트 디바이스 | |
| CN105431945B (zh) | 具有带有顶部阻挡层的自对准鳍的非平面半导体器件 | |
| CN103915345A (zh) | 半导体器件及其制造方法 | |
| KR101919148B1 (ko) | 소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법 | |
| WO2012159424A1 (zh) | 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法 | |
| CN105097649A (zh) | 半导体结构的形成方法 | |
| TWI684281B (zh) | 利用埋置絕緣層作為閘極介電質的高壓電晶體 | |
| WO2016015501A1 (zh) | 隧穿晶体管结构及其制造方法 | |
| CN102437060A (zh) | 一种u型沟道的隧穿场效应晶体管的制造方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN109326650B (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| US10249632B2 (en) | Simple integration of non-volatile memory and complementary metal oxide semiconductor | |
| CN111370306A (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| KR101682420B1 (ko) | 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법 | |
| CN106158641B (zh) | finFET器件及其制作方法 | |
| CN110993681A (zh) | C形有源区半导体器件及其制造方法及包括其的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121114 |