CN113517352A - 半浮栅器件的制造方法 - Google Patents
半浮栅器件的制造方法 Download PDFInfo
- Publication number
- CN113517352A CN113517352A CN202110608807.3A CN202110608807A CN113517352A CN 113517352 A CN113517352 A CN 113517352A CN 202110608807 A CN202110608807 A CN 202110608807A CN 113517352 A CN113517352 A CN 113517352A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- gate
- material layer
- dielectric layer
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 238000000227 grinding Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical group O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- -1 HfAlON Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910006252 ZrON Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种半浮栅器件的制造方法中，包括：步骤一、提供形成有轻掺杂源区、轻掺杂漏区和第一阱区的半导体衬底；步骤二、形成浮栅介质层和介质层窗口。步骤三、形成浮栅材料层。步骤四、依次形成第一栅介质层和第一栅极导电材料层。步骤五、进行光刻和刻蚀形成浮栅结构的第二侧面和对齐的第一控制栅的第二侧面。步骤六、形成第二栅介质层和第二栅极导电材料层。步骤七、进行研磨将第二栅极导电材料层和第一栅极导电材料层的顶部表面相平。步骤八、进行光刻和刻蚀对齐的浮栅结构和第一控制栅的第一侧面以及第二控制栅的第二侧面。本发明通过简单工艺即可实现具有双控制栅的半浮栅器件，从而能使器件实现同时读写且能提高器件信号保持特性。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种半浮栅器件(Semi-FloatingGate transistor)的制造方法。
背景技术
半浮栅器件具有取代DRAM的具大潜力，它读写快，且不需要电容器件。半浮栅器件与普通的浮栅器件不同之处在于它利用嵌入式隧穿晶体管和一个PN节来完成充放电。通过嵌入式隧穿晶体管的沟道进行写入，PN节进行擦除操作。如图1所示，是现有半浮栅器件的结构示意图；现有半浮栅器件包括：
在半导体衬底中形成有第二导电类型掺杂的第一阱区101和由第二导电类型掺杂的第二阱区102组成的轻掺杂源区1021和轻掺杂漏区1022。
浮栅结构包括栅极沟槽、浮栅介质层103、介质层窗口和浮栅材料层104。
所述栅极沟槽穿过所述第二阱区102且所述栅极沟槽的底部表面进入到所述第一阱区101中。所述浮栅介质层103覆盖在所述栅极沟槽的底部表面和侧面并延伸到所述栅极沟槽外的所述轻掺杂漏区1022表面。
所述浮栅材料层104将形成有所述浮栅介质层103的所述栅极沟槽完全填充并延伸到所述栅极沟槽外的所述浮栅介质层103和介质层窗口上。所述介质层窗口位于虚线框111所述区域的所述轻掺杂漏区1022表面上，在所述介质层窗口处所述浮栅材料层104和所述轻掺杂漏区1022之间接触并形成PN结构。
所述浮栅介质层103的材料包括氧化层。
所述浮栅材料层104采用第二导电类型掺杂的多晶硅层。
所述浮栅结构的底部覆盖所述第一阱区101，被所述浮栅结构所覆盖的所述第一阱区101的表面用于形成用于电连接所述轻掺杂源区1021和所述轻掺杂漏区1022的导电沟道。
在所述轻掺杂源区1021的表面选定区域中形成有第一导电类型重掺杂的源区109。
在所述轻掺杂漏区1022的表面选定区域中形成有第一导电类型重掺杂的漏区110。
在所述半导体衬底表面之上，所述浮栅结构具有第一侧面和第二侧面。
所述源区109和所述浮栅结构的第一侧面自对准。
控制栅会覆盖在所述浮栅结构的顶部以及所述漏区110和所述浮栅结构的第二侧面之间的所述轻掺杂漏区1022的表面上，控制栅包括栅极导电材料层107、栅介质层105以及栅间介质层106。栅介质层105用于实现所述栅极导电材料层107和所述轻掺杂漏区1022之间的隔离，栅间介质层106用于实现所述栅极导电材料层107和所述浮栅材料层104之间的隔离。
所述漏区110和所述第二控制栅105的第二侧面自对准。
在所述控制栅的两侧面形成有侧墙108。
图1所示的现有器件只具有单个控制栅，控制栅覆盖在浮栅之上，并且一部分覆盖在衬底上。在进行写入和擦除操作时，在控制栅的控制下，使电荷穿过虚线框111的位置处PN结进行隧穿实现。器件的读取操作也需要在控制栅的控制下进行。这种结构无论是读和写都需要共用同一个控制栅，不能同时读写。
发明内容
本发明所要解决的技术问题是提供一种半浮栅器件的制造方法，能通过简单工艺即可实现具有双控制栅的半浮栅器件，从而能使器件实现同时读写且能提高器件信号保持特性。
为解决上述技术问题，本发明提供的半浮栅器件的制造方法中，半浮栅器件的栅极结构的形成工艺包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底上形成有第一导电类型掺杂的轻掺杂源区、第一导电类型掺杂的轻掺杂漏区和第二导电类型掺杂的第一阱区。
步骤二、形成浮栅介质层，在所述浮栅介质层的选定区域中形成介质层窗口，所述介质层窗口位于所述轻掺杂漏区表面上。
步骤三、形成浮栅材料层，所述浮栅材料层覆盖在形成有所述介质层窗口的所述浮栅介质层表面上，在所述介质层窗口处所述浮栅材料层和所述轻掺杂漏区之间接触并形成PN结构。
步骤四、在所述浮栅材料层表面依次形成第一栅介质层和第一栅极导电材料层。
步骤五、光刻定义出浮栅结构的第二侧面，根据光刻定义依次对所述第一栅极导电材料层、所述第一栅介质层、所述浮栅材料层和所述浮栅介质层进行刻蚀形成所述浮栅结构的第二侧面以及和所述浮栅结构的第二侧面对齐的第一控制栅的第二侧面。
步骤六、依次形成第二栅介质层和第二栅极导电材料层，所述第二栅介质层覆盖在所述浮栅结构的第二侧面外的所述半导体衬底表面、所述浮栅结构的第二侧面、所述第一控制栅的第二侧面和所述第一栅极导电材料层的表面；所述第二栅极导电材料层形成于所述第二栅介质层表面。
步骤七、进行研磨将所述第一栅极导电材料层表面上的所述第二栅介质层和所述第二栅极导电材料层都去除以及将所述浮栅结构的第二侧面外的所述第二栅极导电材料层的顶部表面和所述第一栅极导电材料层的顶部表面相平。
步骤八、采用光刻工艺同时定义出所述浮栅结构的第一侧面和第二控制栅的第二侧面，进行刻蚀形成所述浮栅结构的第一侧面、所述第二控制栅的第二侧面以及和所述浮栅结构的第一侧面对齐的所述第一控制栅的第一侧面。
所述浮栅结构由位于所述浮栅结构的第一侧面和第二侧面间的所述浮栅介质层和所述浮栅材料层叠加而成。
所述第一控制栅由位于所述第一控制栅的第一侧面和第二侧面间的所述第一栅介质层和所述第一栅极导电材料层叠加而成。
所述第二控制栅由位于所述第二控制栅的第一侧面和第二侧面间的所述第二栅介质层和所述第二栅极导电材料层叠加而成；所述第二控制栅的第一侧面与所述第一控制栅的第二侧面和所述浮栅结构的第二侧面之间通过所述第二栅介质层间隔。
所述浮栅结构覆盖所述第一阱区的选定区域，被所述浮栅结构所覆盖的所述第一阱区的表面用于形成用于电连接所述轻掺杂源区和所述轻掺杂漏区的导电沟道。
所述浮栅结构还覆盖包括了所述介质层窗口的所述轻掺杂漏区。
所述第二控制栅位于所述轻掺杂漏区表面上。
进一步的改进是，步骤八之后，还包括步骤：
步骤九、形成侧墙，所述侧墙覆盖在所述第一控制栅的第一侧面和所述浮栅结构的第一侧面以及覆盖在所述第二控制栅的第二侧面。
进一步的改进是，还包括步骤：
步骤十、进行源漏注入形成源区和漏区，所述源区形成于所述轻掺杂源区中并和所述第一控制栅的第一侧面自对准，所述漏区形成于所述轻掺杂漏区中并和所述第二控制栅的第二侧面自对准。
进一步的改进是，还包括步骤：
步骤十一、形成金属互连结构将所述第一栅极导电材料层连接到第一控制电极以及将所述第二栅极导电材料层连接到第二控制电极，所述源区连接到源极，所述漏区连接到漏极。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，步骤一中，所述半导体衬底上还形成有栅极沟槽，所述栅极沟槽的底部表面进入到所述第一阱区中，所述轻掺杂源区位于所述第一阱区之上并和所述栅极沟槽的第一侧面接触；所述轻掺杂漏区位于所述第一阱区之上并和所述栅极沟槽的第二侧面接触。
步骤二中，所述浮栅介质层覆盖在所述栅极沟槽的底部表面和侧面并延伸到所述栅极沟槽外的所述半导体衬底表面。
步骤三中，所述浮栅材料层将形成有所述浮栅介质层的所述栅极沟槽完全填充并延伸到所述栅极沟槽外的所述浮栅介质层和所述介质层窗口上。
进一步的改进是，所述浮栅介质层采用氧化层，所述浮栅材料层采用多晶硅层；
或者，所述浮栅介质层采用高介电常数材料层，所述浮栅材料层采用金属栅。
进一步的改进是，所述第一栅介质层采用氧化层，所述第一栅极导电材料层采用多晶硅层；
或者，所述第一栅介质层采用高介电常数材料层，所述第一栅极导电材料层采用金属栅。
进一步的改进是，所述第二栅介质层采用氧化层，所述第二栅极导电材料层采用多晶硅层；
或者，所述第二栅介质层采用高介电常数材料层，所述第二栅极导电材料层采用金属栅。
进一步的改进是，所述轻掺杂源区和所述轻掺杂漏区都由形成于所述第一阱区表面上的第一导电类型掺杂的第二阱区组成，所述栅极沟槽穿过所述第二阱区将所述第二阱区分割成所述轻掺杂源区和所述轻掺杂漏区。
进一步的改进是，所述第一阱区的第二导电类型掺杂的离子注入剂量为0.25e14cm-2～2.50e14cm-2、离子注入能量为55keV～220keV。
进一步的改进是，从顶部到底部，所述第一阱区的掺杂浓度呈梯度降低。
进一步的改进是，所述第二阱区的第一导电类型掺杂的离子注入剂量为4.5e12cm-2～2.50e13cm-2、离子注入能量为45keV～85keV。
进一步的改进是，步骤二中形成的所述浮栅介质层的厚度为0.1nm～80nm；步骤三中形成的所述浮栅材料层的厚度为0.1nm～100nm；
步骤四中形成的所述第一栅介质层的厚度为0.1nm～80nm，形成的所述第一栅极导电材料层的厚度为0.1nm～100nm；
所述浮栅结构和所述第一控制栅的宽度都为2nm～700nm。
进一步的改进是，步骤六中形成的所述第二栅介质层的厚度为0.1nm～80nm；
步骤七中研磨后的所述第二栅极导电材料层的厚度为0.1nm～300nm；
所述第二控制栅的宽度为2nm～600nm。
本发明能通过简单工艺即可实现具有双控制栅的半浮栅器件，第一控制栅位于浮栅结构的顶部，能实现对半浮栅器件的读取操作的控制；第二控制栅设置在漏区和浮栅结构的第二侧面之间的轻掺杂漏区的表面上，能实现对半浮栅器件的擦写操作的控制；通过对第一控制栅和第二控制栅加不同的电压，能实现同时读写，且能提高器件信号保持特性。
本发明的第一控制栅和第二控制栅结构简单且两个控制栅高度齐平，故制造工艺简单。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有半浮栅器件的结构示意图；
图2是本发明实施例半浮栅器件的制造方法的流程图；
图3A-图3E是本发明实施例半浮栅器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例半浮栅器件的制造方法的流程图；如图3A至图3E所示，是本发明实施例半浮栅器件的制造方法各步骤中的器件结构示意图；本发明实施例半浮栅器件的制造方法中，半浮栅器件的栅极结构的形成工艺包括如下步骤：
步骤一、如图3A所示，提供半导体衬底，在所述半导体衬底上形成有第一导电类型掺杂的轻掺杂源区2021、第一导电类型掺杂的轻掺杂漏区2022和第二导电类型掺杂的第一阱区201。
本发明实施例中，所述半导体衬底包括硅衬底。
所述半导体衬底上还形成有栅极沟槽，所述栅极沟槽的底部表面进入到所述第一阱区201中，所述轻掺杂源区2021位于所述第一阱区201之上并和所述栅极沟槽的第一侧面接触；所述轻掺杂漏区2022位于所述第一阱区201之上并和所述栅极沟槽的第二侧面接触。
所述轻掺杂源区2021和所述轻掺杂漏区2022都由形成于所述第一阱区201表面上的第一导电类型掺杂的第二阱区202组成，所述栅极沟槽穿过所述第二阱区202将所述第二阱区202分割成所述轻掺杂源区2021和所述轻掺杂漏区2022。
所述第一阱区201的第二导电类型掺杂的离子注入剂量为0.25e14cm-2～2.50e14cm-2、离子注入能量为55keV～220keV。
从顶部到底部，所述第一阱区201的掺杂浓度呈梯度降低。
所述第二阱区202的第一导电类型掺杂的离子注入剂量为4.5e12cm-2～2.50e13cm-2、离子注入能量为45keV～85keV。
步骤二、如图3A所示，形成浮栅介质层203，在所述浮栅介质层203的选定区域中形成介质层窗口，所述介质层窗口位于所述轻掺杂漏区2022表面上。
本发明实施例中，所述浮栅介质层203覆盖在所述栅极沟槽的底部表面和侧面并延伸到所述栅极沟槽外的所述半导体衬底表面。
步骤三、如图3A所示，形成浮栅材料层204，所述浮栅材料层204覆盖在形成有所述介质层窗口的所述浮栅介质层203表面上，在所述介质层窗口处所述浮栅材料层204和所述轻掺杂漏区2022之间接触并形成PN结构。
本发明实施例中，所述浮栅材料层204将形成有所述浮栅介质层203的所述栅极沟槽完全填充并延伸到所述栅极沟槽外的所述浮栅介质层203和所述介质层窗口上。
步骤四、如图3A所示，在所述浮栅材料层204表面依次形成第一栅介质层2061和第一栅极导电材料层2062。
步骤五、如图3B所示，光刻定义出浮栅结构的第二侧面，根据光刻定义依次对所述第一栅极导电材料层2062、所述第一栅介质层2061、所述浮栅材料层204和所述浮栅介质层203进行刻蚀形成所述浮栅结构的第二侧面以及和所述浮栅结构的第二侧面对齐的第一控制栅206的第二侧面。
步骤六、如图3C所示，依次形成第二栅介质层2051和第二栅极导电材料层2052，所述第二栅介质层2051覆盖在所述浮栅结构的第二侧面外的所述半导体衬底表面、所述浮栅结构的第二侧面、所述第一控制栅206的第二侧面和所述第一栅极导电材料层2062的表面；所述第二栅极导电材料层2052形成于所述第二栅介质层2051表面。
步骤七、如图3D所示，进行研磨将所述第一栅极导电材料层2062表面上的所述第二栅介质层2051和所述第二栅极导电材料层2052都去除以及将所述浮栅结构的第二侧面外的所述第二栅极导电材料层2052的顶部表面和所述第一栅极导电材料层2062的顶部表面相平。
步骤八、如图3D所示，采用光刻工艺同时定义出所述浮栅结构的第一侧面和第二控制栅205的第二侧面，进行刻蚀形成所述浮栅结构的第一侧面、所述第二控制栅205的第二侧面以及和所述浮栅结构的第一侧面对齐的所述第一控制栅206的第一侧面。
所述浮栅结构由位于所述浮栅结构的第一侧面和第二侧面间的所述浮栅介质层203和所述浮栅材料层204叠加而成。
所述第一控制栅206由位于所述第一控制栅206的第一侧面和第二侧面间的所述第一栅介质层2061和所述第一栅极导电材料层2062叠加而成。
所述第二控制栅205由位于所述第二控制栅205的第一侧面和第二侧面间的所述第二栅介质层2051和所述第二栅极导电材料层2052叠加而成；所述第二控制栅205的第一侧面与所述第一控制栅206的第二侧面和所述浮栅结构的第二侧面之间通过所述第二栅介质层2051间隔。
所述浮栅结构覆盖所述第一阱区201的选定区域，被所述浮栅结构所覆盖的所述第一阱区201的表面用于形成用于电连接所述轻掺杂源区2021和所述轻掺杂漏区2022的导电沟道。
所述浮栅结构还覆盖包括了所述介质层窗口的所述轻掺杂漏区2022。
所述第二控制栅205位于所述轻掺杂漏区2022表面上。
还包括步骤：
步骤九、如图3E所示，形成侧墙208，所述侧墙208覆盖在所述第一控制栅206的第一侧面和所述浮栅结构的第一侧面以及覆盖在所述第二控制栅205的第二侧面。
步骤十、进行源漏注入形成源区209和漏区210，所述源区209形成于所述轻掺杂源区2021中并和所述第一控制栅206的第一侧面自对准，所述漏区210形成于所述轻掺杂漏区2022中并和所述第二控制栅205的第二侧面自对准。
步骤十一、形成金属互连结构将所述第一栅极导电材料层2062连接到第一控制电极以及将所述第二栅极导电材料层2052连接到第二控制电极，所述源区209连接到源极，所述漏区210连接到漏极。
所述第一控制栅206和所述第二控制栅205能单独通过电极控制，从而能对读写进行分开控制，所述第一控制栅206用于控制半浮栅器件的读取操作；所述第二控制栅205用于控制所述半浮栅器件的擦写操作。
本发明实施例中，所述浮栅介质层203采用氧化层，所述浮栅材料层204采用多晶硅层，即所述浮栅介质层采用氧化物和多晶硅组合形成的氧化物多晶硅栅。在其他实施例中也能为：所述浮栅介质层203采用高介电常数材料层(HK)，所述浮栅材料层204采用金属栅(MG)，即所述浮栅介质层采用高介电常数材料层和金属栅组合形成的HKMG。
所述第一栅介质层2061采用氧化层，所述第一栅极导电材料层2062采用多晶硅层。或者，所述第一栅介质层2061采用高介电常数材料层，所述第一栅极导电材料层2062采用金属栅。
所述第二栅介质层2051采用氧化层，所述第二栅极导电材料层2052采用多晶硅层。或者，所述第二栅介质层2051采用高介电常数材料层，所述第二栅极导电材料层2052采用金属栅。
本发明实施例中，高介电常数材料层是ZrO2、ZrON、ZrSiON、HfZrO、HfZrON、HfON、HfO2、HfAlO、HfAlON、HfSiO、HfSiON、HfLaO、HfLaON等材料之一种，或其中任意几种的组合，或SiO2与上述高K介质材料的组合。
所述金属栅层是TiN、TaN、MoN、WN、TaC或TaCN等材料之一种或其中任意几种的组合。
步骤二中形成的所述浮栅介质层203的厚度为0.1nm～80nm；步骤三中形成的所述浮栅材料层204的厚度为0.1nm～100nm；
步骤四中形成的所述第一栅介质层2061的厚度为0.1nm～80nm，形成的所述第一栅极导电材料层2062的厚度为0.1nm～100nm；
所述浮栅结构和所述第一控制栅206的宽度都为2nm～700nm。
步骤六中形成的所述第二栅介质层2051的厚度为0.1nm～80nm；
步骤七中研磨后的所述第二栅极导电材料层2052的厚度为0.1nm～300nm；
所述第二控制栅205的宽度为2nm～600nm。
本发明实施例能通过简单工艺即可实现具有双控制栅的半浮栅器件，第一控制栅206位于浮栅结构的顶部，能实现对半浮栅器件的读取操作的控制；第二控制栅205设置在漏区210和浮栅结构的第二侧面之间的轻掺杂漏区2022的表面上，能实现对半浮栅器件的擦写操作的控制；通过对第一控制栅206和第二控制栅205加不同的电压，能实现同时读写，且能提高器件信号保持特性。
本发明实施例的第一控制栅206和第二控制栅205结构简单且两个控制栅高度齐平，故制造工艺简单。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种半浮栅器件的制造方法，其特征在于，半浮栅器件的栅极结构的形成工艺包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底上形成有第一导电类型掺杂的轻掺杂源区、第一导电类型掺杂的轻掺杂漏区和第二导电类型掺杂的第一阱区；
步骤二、形成浮栅介质层，在所述浮栅介质层的选定区域中形成介质层窗口，所述介质层窗口位于所述轻掺杂漏区表面上；
步骤三、形成浮栅材料层，所述浮栅材料层覆盖在形成有所述介质层窗口的所述浮栅介质层表面上，在所述介质层窗口处所述浮栅材料层和所述轻掺杂漏区之间接触并形成PN结构；
步骤四、在所述浮栅材料层表面依次形成第一栅介质层和第一栅极导电材料层；
步骤五、光刻定义出浮栅结构的第二侧面，根据光刻定义依次对所述第一栅极导电材料层、所述第一栅介质层、所述浮栅材料层和所述浮栅介质层进行刻蚀形成所述浮栅结构的第二侧面以及和所述浮栅结构的第二侧面对齐的第一控制栅的第二侧面；
步骤六、依次形成第二栅介质层和第二栅极导电材料层，所述第二栅介质层覆盖在所述浮栅结构的第二侧面外的所述半导体衬底表面、所述浮栅结构的第二侧面、所述第一控制栅的第二侧面和所述第一栅极导电材料层的表面；所述第二栅极导电材料层形成于所述第二栅介质层表面；
步骤七、进行研磨将所述第一栅极导电材料层表面上的所述第二栅介质层和所述第二栅极导电材料层都去除以及将所述浮栅结构的第二侧面外的所述第二栅极导电材料层的顶部表面和所述第一栅极导电材料层的顶部表面相平；
步骤八、采用光刻工艺同时定义出所述浮栅结构的第一侧面和第二控制栅的第二侧面，进行刻蚀形成所述浮栅结构的第一侧面、所述第二控制栅的第二侧面以及和所述浮栅结构的第一侧面对齐的所述第一控制栅的第一侧面；
所述浮栅结构由位于所述浮栅结构的第一侧面和第二侧面间的所述浮栅介质层和所述浮栅材料层叠加而成；
所述第一控制栅由位于所述第一控制栅的第一侧面和第二侧面间的所述第一栅介质层和所述第一栅极导电材料层叠加而成；
所述第二控制栅由位于所述第二控制栅的第一侧面和第二侧面间的所述第二栅介质层和所述第二栅极导电材料层叠加而成；所述第二控制栅的第一侧面与所述第一控制栅的第二侧面和所述浮栅结构的第二侧面之间通过所述第二栅介质层间隔；
所述浮栅结构覆盖所述第一阱区的选定区域，被所述浮栅结构所覆盖的所述第一阱区的表面用于形成用于电连接所述轻掺杂源区和所述轻掺杂漏区的导电沟道；
所述浮栅结构还覆盖包括了所述介质层窗口的所述轻掺杂漏区；
所述第二控制栅位于所述轻掺杂漏区表面上。
2.如权利要求1所述的半浮栅器件的制造方法，其特征在于，步骤八之后，还包括步骤：
步骤九、形成侧墙，所述侧墙覆盖在所述第一控制栅的第一侧面和所述浮栅结构的第一侧面以及覆盖在所述第二控制栅的第二侧面。
3.如权利要求2所述的半浮栅器件的制造方法，其特征在于，还包括步骤：
步骤十、进行源漏注入形成源区和漏区，所述源区形成于所述轻掺杂源区中并和所述第一控制栅的第一侧面自对准，所述漏区形成于所述轻掺杂漏区中并和所述第二控制栅的第二侧面自对准。
4.如权利要求3所述的半浮栅器件的制造方法，其特征在于，还包括步骤：
步骤十一、形成金属互连结构将所述第一栅极导电材料层连接到第一控制电极以及将所述第二栅极导电材料层连接到第二控制电极，所述源区连接到源极，所述漏区连接到漏极。
5.如权利要求1所述的半浮栅器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
6.如权利要求1所述的半浮栅器件的制造方法，其特征在于：步骤一中，所述半导体衬底上还形成有栅极沟槽，所述栅极沟槽的底部表面进入到所述第一阱区中，所述轻掺杂源区位于所述第一阱区之上并和所述栅极沟槽的第一侧面接触；所述轻掺杂漏区位于所述第一阱区之上并和所述栅极沟槽的第二侧面接触；
步骤二中，所述浮栅介质层覆盖在所述栅极沟槽的底部表面和侧面并延伸到所述栅极沟槽外的所述半导体衬底表面；
步骤三中，所述浮栅材料层将形成有所述浮栅介质层的所述栅极沟槽完全填充并延伸到所述栅极沟槽外的所述浮栅介质层和所述介质层窗口上。
7.如权利要求1所述的半浮栅器件的制造方法，其特征在于：所述浮栅介质层采用氧化层，所述浮栅材料层采用多晶硅层；
或者，所述浮栅介质层采用高介电常数材料层，所述浮栅材料层采用金属栅。
8.如权利要求1所述的半浮栅器件的制造方法，其特征在于：所述第一栅介质层采用氧化层，所述第一栅极导电材料层采用多晶硅层；
或者，所述第一栅介质层采用高介电常数材料层，所述第一栅极导电材料层采用金属栅。
9.如权利要求1所述的半浮栅器件的制造方法，其特征在于：所述第二栅介质层采用氧化层，所述第二栅极导电材料层采用多晶硅层；
或者，所述第二栅介质层采用高介电常数材料层，所述第二栅极导电材料层采用金属栅。
10.如权利要求6所述的半浮栅器件的制造方法，其特征在于：所述轻掺杂源区和所述轻掺杂漏区都由形成于所述第一阱区表面上的第一导电类型掺杂的第二阱区组成，所述栅极沟槽穿过所述第二阱区将所述第二阱区分割成所述轻掺杂源区和所述轻掺杂漏区。
11.如权利要求10所述的半浮栅器件的制造方法，其特征在于：所述第一阱区的第二导电类型掺杂的离子注入剂量为0.25e14cm-2～2.50e14cm-2、离子注入能量为55keV～220keV。
12.如权利要求11所述的半浮栅器件的制造方法，其特征在于：从顶部到底部，所述第一阱区的掺杂浓度呈梯度降低。
13.如权利要求10所述的半浮栅器件的制造方法，其特征在于：所述第二阱区的第一导电类型掺杂的离子注入剂量为4.5e12cm-2～2.50e13cm-2、离子注入能量为45keV～85keV。
14.如权利要求1所述的半浮栅器件的制造方法，其特征在于：步骤二中形成的所述浮栅介质层的厚度为0.1nm～80nm；步骤三中形成的所述浮栅材料层的厚度为0.1nm～100nm；
步骤四中形成的所述第一栅介质层的厚度为0.1nm～80nm，形成的所述第一栅极导电材料层的厚度为0.1nm～100nm；
所述浮栅结构和所述第一控制栅的宽度都为2nm～700nm。
15.如权利要求1所述的半浮栅器件的制造方法，其特征在于：步骤六中形成的所述第二栅介质层的厚度为0.1nm～80nm；
步骤七中研磨后的所述第二栅极导电材料层的厚度为0.1nm～300nm；
所述第二控制栅的宽度为2nm～600nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110608807.3A CN113517352B (zh) | 2021-06-01 | 2021-06-01 | 半浮栅器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110608807.3A CN113517352B (zh) | 2021-06-01 | 2021-06-01 | 半浮栅器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517352A true CN113517352A (zh) | 2021-10-19 |
| CN113517352B CN113517352B (zh) | 2024-08-06 |
Family
ID=78065335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110608807.3A Active CN113517352B (zh) | 2021-06-01 | 2021-06-01 | 半浮栅器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517352B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043530A (en) * | 1998-04-15 | 2000-03-28 | Chang; Ming-Bing | Flash EEPROM device employing polysilicon sidewall spacer as an erase gate |
| US20110134698A1 (en) * | 2009-12-08 | 2011-06-09 | Carlos Mazure | FLASH MEMORY CELL ON SeOI HAVING A SECOND CONTROL GATE BURIED UNDER THE INSULATING LAYER |
| CN104638018A (zh) * | 2015-02-05 | 2015-05-20 | 上海集成电路研发中心有限公司 | 一种半浮栅器件及其制备方法 |
| US20160365456A1 (en) * | 2015-06-15 | 2016-12-15 | Stmicroelectronics, Inc. | Semi-floating gate fet |
| CN106415851A (zh) * | 2013-12-19 | 2017-02-15 | 硅存储技术公司 | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 |
| US20190148560A1 (en) * | 2017-11-16 | 2019-05-16 | Gachon University Of Industry-Academic Cooperation Foundation | Synaptic semiconductor device and neural networks using the same |
| CN110416085A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
-
2021
- 2021-06-01 CN CN202110608807.3A patent/CN113517352B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043530A (en) * | 1998-04-15 | 2000-03-28 | Chang; Ming-Bing | Flash EEPROM device employing polysilicon sidewall spacer as an erase gate |
| US20110134698A1 (en) * | 2009-12-08 | 2011-06-09 | Carlos Mazure | FLASH MEMORY CELL ON SeOI HAVING A SECOND CONTROL GATE BURIED UNDER THE INSULATING LAYER |
| CN106415851A (zh) * | 2013-12-19 | 2017-02-15 | 硅存储技术公司 | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 |
| CN104638018A (zh) * | 2015-02-05 | 2015-05-20 | 上海集成电路研发中心有限公司 | 一种半浮栅器件及其制备方法 |
| US20160365456A1 (en) * | 2015-06-15 | 2016-12-15 | Stmicroelectronics, Inc. | Semi-floating gate fet |
| US20190148560A1 (en) * | 2017-11-16 | 2019-05-16 | Gachon University Of Industry-Academic Cooperation Foundation | Synaptic semiconductor device and neural networks using the same |
| CN110416085A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种SiGe沟道结构的半浮栅晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517352B (zh) | 2024-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11672124B2 (en) | High voltage CMOS with co-planar upper gate surfaces for embedded non-volatile memory | |
| JP5129541B2 (ja) | 半導体装置およびその製造方法 | |
| JP5985293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107851657B (zh) | 具有浮栅、字线、擦除栅的分裂栅非易失性存储器单元 | |
| US9041145B2 (en) | Semiconductor device | |
| US12022651B2 (en) | Flash memory structure with enhanced floating gate | |
| KR20180096494A (ko) | 메모리 셀, 불휘발성 반도체 기억 장치, 및 불휘발성 반도체 기억 장치의 제조 방법 | |
| US7462539B2 (en) | Direct tunneling memory with separated transistor and tunnel areas | |
| KR20090098675A (ko) | 불휘발성 반도체 기억 장치의 제조 방법 및 불휘발성 반도체 기억 장치 | |
| US9368506B2 (en) | Integrated circuits and methods for operating integrated circuits with non-volatile memory | |
| US9214350B2 (en) | Semiconductor device having a capacitive element | |
| US20170194336A1 (en) | Flash memory device having high coupling ratio | |
| US20240147714A1 (en) | Flash memory structure with enhanced floating gate | |
| KR100725375B1 (ko) | 비휘발성 메모리 집적 회로 장치 및 그 제조 방법 | |
| TWI405328B (zh) | 半導體存儲元件及電子元件與其形成方法 | |
| US11955524B2 (en) | Semi-floating gate device | |
| US7960779B2 (en) | Nonvolatile semiconductor memory and manufacturing method thereof | |
| CN113517352B (zh) | 半浮栅器件的制造方法 | |
| CN114823901A (zh) | 一种双控制栅半浮栅晶体管及其制备方法 | |
| KR20050091871A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20230069105A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN113517353B (zh) | 半浮栅器件的制造方法 | |
| KR20050069114A (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| US11037830B2 (en) | Method of manufacturing semiconductor device | |
| US8390052B2 (en) | Nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |