CN100570884C - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN100570884C
CN100570884C CNB2006100012856A CN200610001285A CN100570884C CN 100570884 C CN100570884 C CN 100570884C CN B2006100012856 A CNB2006100012856 A CN B2006100012856A CN 200610001285 A CN200610001285 A CN 200610001285A CN 100570884 C CN100570884 C CN 100570884C
Authority
CN
China
Prior art keywords
germanium
oxide
nitride
junction structure
separator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100012856A
Other languages
English (en)
Other versions
CN1933175A (zh
Inventor
阿希马·B·查克拉瓦蒂
安东尼·艾·乔
古川俊治
史蒂文·J·霍姆斯
韦斯利·C·纳特兹莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1933175A publication Critical patent/CN1933175A/zh
Application granted granted Critical
Publication of CN100570884C publication Critical patent/CN100570884C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种在半导体制造工艺中选择性地形成锗结构的方法，以化学氧化物去除(COR)工艺从氮化物表面去除自然氧化物，然后将加热的氮化物和氧化物表面暴露到加热的含锗的气体中，以选择性地只在氮化物表面上而不在氧化物表面上形成锗。

Description

半导体结构及其制造方法
技术领域
本发明一般地涉及在半导体制造工艺中选择性地形成半导体(锗)结构的方法，其利用化学氧化物去除(COR)工艺处理氮化物及氧化物表面，然后将氮化物、半导体及氧化物表面加热并暴露到加热的含半导体(锗)的气体中，以选择性地只在氮化物及半导体表面上而不在氧化物表面上形成半导体(锗)。
背景技术
标准半导体制造工艺组合使用对氧化物、氮化物和半导体的淀积、生长及构图，连同掺杂和热处理，来制成晶体管，随后将晶体管互连以形成集成电路。选择性地淀积或生长结构，组合使用了氧化物、氮化物和半导体，对于半导体制造非常有用，因为选择性能够实现没有光刻对准限制的自对准结构及器件的构造。自对准结构广泛用于半导体制造工艺中的例子是隔离层(spacer)、自对准金属硅化物(salicide)、源/漏极注入以及加高的源漏极。选择性地淀积半导体的例子是加高的源漏极。
为提高多晶硅栅极场效应晶体管(FET)器件性能，减小当晶体管为倒置模式时的有效电场厚度(Tinv)已经成为提高FET驱动电流同时缩短沟道长度的关键激励之一。Tinv由栅极介质厚度和多晶硅耗尽层(depletion)厚度两部分组成。到现在为止，通过大大减小栅极介质厚度，已成功地减小了Tinv。但是，将栅极介质厚度减小到2nm以下，日益变得更加困难，因为由通过薄栅极介质层直接隧穿引起栅极漏电流呈指数上升。越来越希望通过减小多晶硅耗尽层厚度实现Tinv的减小，以避免由栅极氧化层厚度减小引起栅极漏电流的增加。减小多晶硅耗尽层厚度可通过增加多晶硅栅极的掺杂浓度来实现。但是，在常规的FET制造工艺中，简单地增加注入的掺杂剂的量是有问题的，因为源/漏极是与栅极同时掺杂的。当源漏区域中掺杂变得过高时，源极和漏极在栅极电极下互相扩散，造成短沟道FET的高泄漏器件。因此，需要一种新结构及工艺方法以提高场效应晶体管的性能。
发明内容
一个实施例是提供一种选择性地形成锗结构的方法，该锗结构开始于与氧化物表面相邻的氮化物表面。该方法利用基本没有水的化学氧化物去除(COR)工艺，处理氮化物表面。然后，该方法将加热的氧化物及氮化物表面暴露到加热的含锗的气体中。在将氮化物表面暴露到加热的含锗的气体中的工艺期间，只在氮化物表面上而不在氧化物表面上形成锗。
处理氮化物表面的COR工艺包括将晶片表面暴露到气体HF及NH3的混合物中。例如，可以以1∶10到10∶1的流量比来供给HF及NH3流量。以压力在1至15mTorr之间，持续时间约在5秒至300秒之间来供给气体。该COR工艺从氮化物表面去除任何自然氧化物或氮氧化物，并使氮化物表面置于这样的状态，即，它可以使随后的锗淀积成核(nucleate)。一个特征在于，该COR工艺是基本没有水的汽相工艺。液相或气相的水会很容易使氮化物表面再氧化，因此在该工艺中将水减到最少是有利的。
完成COR表面处理后，在压力为10Torr至300Torr，晶片加热到500℃到900℃之间的一个高温的情况下，通过流入纯锗烷(GeH4)气体或含GeH4的气体的混合物，执行锗淀积工艺。锗的淀积只在经COR处理过的暴露的氮化物表面上成核，而不在氧化物表面上成核。锗烷(GeH4)气体可由二氯锗烷(GeH2Cl2)或其它含锗气体代替。
这样制作出了选择性地淀积到氮化物上而不淀积到氧化物上的锗结构。该工艺的一个应用是生成从氮化物侧壁隔离层延伸的锗隔离层。邻近氮化物侧壁隔离层，有氧化物表面，这将阻止锗的成核和淀积。例如，可以将氧化物表面定位成关于氮化物侧壁隔离层成直角。锗结构(多晶或非晶锗)连接到氮化物侧壁隔离层，并具有由淀积的锗厚度的量及氮化物隔离层的尺寸确定的圆形(rounded shape)。锗结构不连接到氧化物表面。锗结构与氮化物侧壁隔离层之间的界面没有自然氧化物。锗结构的侧面在氧化物表面上方延伸。
本发明的方法可用于制造多种不同结构。例如，本发明可用于在形成场效应晶体管期间生成临时隔离层。在该方法中，本发明将源/漏极扩展注入物(implants)注入到已构图栅极导体结构的衬底中。接下来，本发明形成与栅极导体结构邻近的氮化物隔离层。从氮化物表面去除自然氧化物，然后将氮化物隔离层暴露到加热的含锗气体中，诸如锗烷(GeH4)，以选择性地只在氮化物隔离层上形成锗结构。此后，使用锗结构作为大的掩膜侧壁，本发明将源极和漏极注入物注入到栅极和衬底中。因为宽的锗隔离层结构使源极和漏极注入偏移，远离了临界的栅极和沟道区域，所以可提高注入剂量，以减小栅极中的多晶硅耗尽层。然后，可以去除锗结构，并且完成其余的场效应晶体管的元件。
结合以下的描述及附图，将更好地认识和理解本发明的这些及其他方面和目的。但应明白的是，以下的描述表明本发明的实施例及其大量特定细节，这是通过举例的方式给出的，而不作为对本发明的限制。在不偏离其精神的情况下，可以在本发明的范围内进行多种变化和修改，并且本发明包括所有这种修改。
附图说明
从以下参照附图进行的详细描述，将会更好地理解本发明，其中：
图1为部分完成的锗结构的截面示意图；
图2为部分完成的锗结构的截面示意图；
图3为部分完成的锗结构的截面示意图；
图4为部分完成的场效应晶体管结构的截面示意图；
图5A-5C为部分完成的场效应晶体管结构的截面示意图；
图6为部分完成的场效应晶体管结构的截面示意图；
图7为部分完成的场效应晶体管结构的截面示意图；
图8为部分完成的场效应晶体管结构的截面示意图；
图9为部分完成的场效应晶体管结构的截面示意图；
图10为部分完成的场效应晶体管结构的截面示意图；以及
图11为部分完成的场效应晶体管结构的截面示意图。
具体实施方式
参照在附图中示出的且在以下描述中详细说明的非限制性实施例，更充分地说明本发明及其各种特征和有利细节。应注意的是，图中所示特征不必要按比例绘出。省略对熟知的部件和工艺技术的描述，从而避免不必要地混淆本发明。这里使用的例子仅仅旨在便于理解实施本发明的方式，以及进一步地使得本领域技术人员能够实施本发明。因此，这些例子不应该理解为是对本发明范围的限制。半导体工艺技术在本领域中是熟知的，并且在许多参考文献中可以得到。作为例子，可以参考：由Lattice Press于1990出版的Silicon Processing For the VLSI Era；发明人为Chen等人的美国专利No.5,573,965，发明人为Lee等人的美国专利No.5,679,589，发明人为Zhiqiang的美国专利No.5,721,443，发明人为Ahmad等人的美国专利No.5,719,424，以及发明人为Shih等人的美国专利No.5,723,352，所有这些通过参考在此引入。这些及其它类似专利中提到的工艺技术及材料，表明了本领域普通技术人员的水平。为简短起见，这里不再详细论述这样的材料和技术，以便读者能集中于本发明的突出要点。
下面描述的本发明介绍一种选择性地形成具有基本圆形的结构的方法。该结构具有大量的应用，这里将提及一些例子。在下面提到的例子中，圆形结构包括形成在氮化物上的锗。形成工艺选择性地在氮化物上而不在相邻的氧化物材料上形成半导体，本例中为锗；但本发明不仅限于氧化物、氮化物和锗，而是可应用任何类似的材料，包括硅、各种组分的硅锗(SiGe)、其它半导体和氮氧化物(SiOxNy)。
图1至图3所示的一个实施例，提供一种选择性地形成锗结构的方法，该锗结构开始于与一个或多个氧化物表面10相邻的氮化物表面12。暴露到空气中的氮化物表面会形成薄自然氧化物，如果不将其去除，将抑制锗的成核和淀积。该方法在基本上没有水的化学氧化物去除(COR)工艺中，从氮化物表面12去除自然氧化物14(图1中箭头16所示)。图2表示去除自然氧化物14后的结构。一些氧化物10也被COR工艺去除，因此氧化物必须具有足够的厚度以防止在COR工艺期间被完全去除。如果氧化物10过薄，并且COR完全去除了氧化物，则将会暴露下面的衬底，并且锗沉积除了在暴露的氮化物上方进行，还将在暴露的衬底上方进行。
去除自然氧化物14的工艺包括：将包括自然氧化物14的整个表面暴露到诸如HF和NH3气体的混合物的气相蚀刻剂中，确保有最少的水或湿气存在。该工艺称为COR，并且在通过参考引入的US 6,074,951和US 5,282,925中公开。用于本申请的该COR工艺，其独特且有益的性质在于，COR工艺是受限扩散的。因而，它可以以良好控制的方式去除精确的氧化物量，这对保留一些氧化物10是重要的。该工艺中没有水是有益的，因为水往往会导致在氮化物表面上再形成自然氧化物。
尽管在将水流添加到流动的HF和NH3混合物中的情况下可以实现化学氧化物去除(Chemical Oxide Removal)工艺，但对于本申请，添加水流是没有好处的，因为不希望再形成自然氧化物。在HF和氨混合物与任何二氧化硅反应时作为反应产物产生的少量水，在HF和NH3气体流过腔室时会被容易地抽走(pump out)，并因此不会妨碍氮化物表面的制备。COR能够实现利用活性的HF来制备表面而没有额外的水所造成的干扰。对于HF，一般的流速可为28到50sccm，对于氨，一般的流速可为14到28sccm。如美国专利6,074,951中所述。HF∶NH3的比率范围可从1∶10到10∶1，例如可以为2∶1。用于HF和NH3混合物的分压范围可从1到15mTorr，作为一个例子，可以为6mTorr。COR工艺时间约在5秒到300秒之间，但更短或更长的时间(诸如在45到180秒之间)也是可以的。COR可以在23℃下执行，但也可以在更高或更低温度下操作。
然后，如图2所示，本方法将经COR处理过的加热的氧化物表面10和氮化物表面12暴露到含锗气体中，诸如GeH4或GeH4与其它气体的混合物，由箭头20代表。锗淀积可以在范围从500℃到900℃的温度下执行，作为一个例子，可以为590℃。温度将影响到淀积的锗的微结构，其可以是非晶态、多晶态或晶态。用于锗淀积的压力例如可以在从10Torr到300Torr的范围，作为一个例子，压力可以约为160Torr。淀积时间根据要淀积的锗量来选择，可以是10秒或更长。在将氮化物表面12暴露到加热的锗气体20的工艺期间，锗只形成在经COR处理过的氮化物表面12上，而不形成在氧化物表面10上。GeH4气体可任选地与其它气体混合，该其他气体包括隋性气体诸如氮气、氩气或互补反应气体，诸如可用作蚀刻剂并且可提高工艺对氧化物的选择性的HCl。也可将SiH4按不同比例与GeH4混合，以淀积不同组分的SiGe，或在极端的情况中，仅使用SiH4来淀积多晶或非晶硅代替前面所描述的锗。
如图3所示，在氮化物表面12上选择性地生成了圆形球状锗结构30(或具有圆形角的矩形结构)。锗结构30包括多晶和/或非晶锗。锗结构30仅连接到氮化物表面12，而不连接到相邻的氧化物表面10。锗结构30与氮化物表面12之间的界面没有自然氧化物14。因为结构30的球面特性，所以根据淀积的锗的厚度，锗结构30的侧面可以在氧化物表面10上方延伸。如果有暴露的半导体表面，诸如硅、锗或硅锗，则锗淀积也将在该暴露的半导体表面上成核。尽管该特征没有在此处提供的例子中明确地说明，但应理解到，该附加特征在构造其它结构和器件中是有用的。
尽管在本公开中关于氧化物、氮化物和锗结构论述本发明，但本领域普通技术人员会理解到，本发明并不限于这些特定的例子，而是可应用于其中将一类材料选择性地形成在不同类材料上的任何结构和工艺。在集成电路器件(尤其是基于半导体的集成电路器件)的现有技术领域中，材料一般可分类为绝缘体、导体或半导体。在以上说明的例子中，本发明开始于为一类材料的结构，然后在该初始结构上选择性地形成不同类材料。例如，在图1至图3中，氧化物10和氮化物12都是绝缘体(第一类材料)，而锗结构30是半导体(第二类材料)。通过去除自然氧化物14，本发明能够选择性地在绝缘体之一12上而不在另一绝缘体10上形成该第二类材料30。同样地，本领域普通技术人员会理解到，使用相同的方法，可以将绝缘体选择性地形成在半导体上和导体上，并且可以将导体选择性地形成在绝缘体上和半导体上。此外，本发明提供一种目前未知的结构，其中，具有不同形式的第一类材料的层包括选择性地形成的第二类材料。因此，本发明不限于例子中示出的氧化物、氮化物和锗结构，而相反，本发明广泛适用于这样的情况，即，其中将第二类材料选择性地形成在具有不同形式的第一类材料上，其中材料的这些类别可以包括导体、绝缘体和半导体。
对于这种结构30的应用基本上是不受限制的。例如，结构30可用作支撑部件、绝缘体、牺牲部件，其随后要被掺杂以形成导体或者用作电器件的一部分。将锗选择性地淀积在氮化物上的一个好处是所得到的结构是自对准的。这在图3中示出，其中通过工艺本身的特性，将锗对准到氮化物表面12，这就消除了来自基于传统光刻的结构定义的未对准(misalignment)。下面要论述的图4至图11中所示的例子，在杂质注入工艺期间，使用结构30作为牺牲隔离层80(图8和图9中所示)，以说明可以使用本发明的一种方式。
现在参照图4至图11所示的例子，利用本发明来在形成场效应晶体管期间生成临时隔离层。该工艺可用在任何类型的集成电路结构中，包括二极管、双极晶体管、垂直晶体管、平面晶体管等。该工艺开始于图4所示的常规FET栅极结构。
更具体地说，如图4所示，本发明使用常规工艺，在衬底40上形成栅极绝缘体层42(诸如氧化物层)，该衬底40诸如优选包括适当的阱注入的任何晶片等。接下来，使用任何常规的淀积和构图工艺，诸如化学汽相淀积和光刻，在栅极绝缘体层42上方构图栅极导体44。该栅极导体44可以包括现在已知的或将来开发的任何形式的导体。在栅极导体44的侧面和顶部上形成/生长一层或多层绝缘体和/或帽层46，顶部和侧面厚度可以为不同的厚度和组分。根据所制造的特定器件，结构46可以包括单一或多结构，如本领域普通技术人员所熟知的那样。例如，在栅极导体44的顶部表面上的结构46可以是与标准栅极导体构图中使用的相同的氧化物硬掩膜。在栅极导体的侧面上的结构46可以是通过标准多晶硅导体(poly conductor)再氧化形成的氧化物，典型地在多导体构图和蚀刻后进行。使用这些具体工艺组合来在多导体46的顶部和侧面生成氧化物46，其优势在于使用在标准制造工艺中已经存在的氧化物结构，但也可以使用其它方式生成结构46。在栅极导体44的顶部上的结构46应制成足够厚以经受住下面描述的随后的COR处理，因为COR处理将去除46的顶部表面的一部分。在导体的侧面上的46根据具体应用来任选。同样地，在衬底上的氧化物42也应制成足够厚以经受住随后的COR处理。
箭头48代表用于生成第一级杂质50，诸如源漏极扩展区域50的杂质注入。因为该注入是在栅极44的边缘处进行，所以通常制得较浅以保持良好的短沟道晶体管特性，并且是相对于衬底中阱注入的相反类型的掺杂剂。用于衬底40中的阱注入和扩展注入50的杂质将根据要制造的晶体管或结构的类型来变化。另外，本发明对于同时形成互补型晶体管的熟知工艺技术同样有用，其中在一种类型的晶体管接受杂质注入的同时，使用掩膜保护另一类型的晶体管。为使读者集中于本发明的突出要点，在图中只示意了单一晶体管，但如本领域普通技术人员所将理解到的那样，多种不同类型的晶体管(诸如互补型晶体管)可以利用本发明同时形成。
接下来，如图5A所示，本发明在绝缘体46上形成侧壁隔离层54。形成侧壁隔离层的工艺是本领域普通技术人员所熟知的，一般包括：淀积适形层(conformal layer)，之后进行定向蚀刻，即，与从垂直表面去除材料相比，以更高的速率从水平表面去除材料，由此在垂直表面上留下材料并生成侧壁隔离层。在本实施例中，侧壁隔离层54包括氮化物，但正如上面提到的，可以使用不同类型的材料代替氮化物。当隔离层54暴露到大气中时，其上自然地形成自然氧化物52。用来形成侧壁隔离层54的蚀刻应以这样的方式执行，即，使得相对于栅极导体44的顶部表面而言，避免过多地降低隔离层54的顶部。如图5A所示，隔离层54的顶部优选在栅极导体44的顶部拐角之上，从而它将在COR处理期间保护栅极导体44的拐角区域不被暴露。如果侧壁隔离层54被降低到栅极导体44的顶部边缘之下，则在栅极导体44的侧壁上的结构46的厚度应足够大以经受住COR处理。值得注意的是，由常规淀积层和定向蚀刻产生的隔离层54或任何隔离层的最大宽度由栅极44的高度确定，并因而对于许多应用，隔离层54无法制得足够宽。如下面将描述的那样，本发明通过生成可以制得比常规隔离层宽得多的隔离层，克服了这一问题。
图5B至图5C说明一个实施例，其中执行第二杂质注入56以在衬底40内生成第二层杂质58。该注入层58可以更深，并且具有比注入50更高剂量的源漏极注入，因为它通过隔离层54偏离了临界的沟道区域，这就保持了良好的短沟道晶体管特性。如上所述，更深且更高剂量提供低电阻，进而提高了晶体管驱动电流。但是，注入不应太深或剂量太大，因为隔离层54可能不足够宽以阻止源极和漏极变得彼此太靠近，因为注入层58在随后的加热处理期间会侧向扩散。因而，需要有更宽的隔离层，如下所述。作为选择，可以如下面关于图10所述的那样，形成该第二层的杂质注入。
使用图5A中所示的结构，工艺如图6所示继续下去，其中利用气态化学氧化物去除工艺(上面已详细论述)从侧壁隔离层54去除自然氧化物52。所得到的没有自然氧化物52的结构如图7所示。然后，还是如上面详细论述的那样，如图8所示，本发明形成圆形结构80，它可以包括例如锗、SiGe或Si。在本例中，因为锗淀积的选择性，锗结构80只形成在侧壁54上，而不形成在与氮化物侧壁隔离层相邻的氧化物表面42或46上。在本例中，将氧化物表面定位成关于氮化物侧壁隔离层42成一定角度(例如直角)。通过增加或减小淀积的厚度，可以使锗隔离层80的宽度制得更宽或更窄。因为不再受限于栅极导体44的高度，所以隔离层80可以制得比常规隔离层54宽得多。
此后，使用锗结构80作为大的掩膜侧壁，本发明执行对栅极导体44的另一次杂质注入92，以在衬底40中形成附加的源极和漏极注入90。隔离层80制得很宽，所以对衬底40的注入远远偏离了栅极导体44，避免了对于高剂量杂质注入92而言的短沟道晶体管特性的退化。因而栅极导体44中的掺杂水平可提高到适当的水平以减小多晶硅耗尽层厚度，并因而实现较小的Tinv。注意该较小Tinv的实现可以无需减小栅极氧化物厚度，而那将伴随着增加栅极氧化物漏电流的代价。
然后，如图10所示，使用任何选择性材料去除工艺，诸如在过氧化氢和水的混合物中漂洗，可任选地去除锗结构80。这种材料去除工艺除了将去除锗结构80之外，不会影响其余结构。尽管描述锗组分用于结构80，但其它组分诸如SiGe、Si或其它材料也是可以的。锗尤其地方便，因为它可以被过氧化氢和水的混合物容易地去除，而不影响其余结构。然后，如果图5B至图5C所示的工艺还没有完成，则通过注入附加杂质102形成附加注入100。接着，如图11所示，执行熟知的工艺步骤，包括激活退火源/漏极中和栅极导体中的掺杂剂、形成硅化物112、淀积并平坦化绝缘体114、以及形成接触110和布线，以完成该结构。
因此，本发明将源/漏极扩展注入物注入到已构图的栅极导体结构周围的衬底中。本发明形成与栅极导体结构邻近的氮化物隔离层。从氮化物表面去除自然氧化物，然后将加热的包括氮化物隔离层的晶片暴露到加热的锗蒸汽中，以选择性地只在氮化物隔离层上形成锗结构。此后，使用锗结构作为大的掩膜侧壁，本发明将源极和漏极注入物注入到衬底中。锗结构可以任选地去除，以及可以完成场效应晶体管的其余元件。
因而，如上所述，本发明提出一种新颖的具有大量应用的圆形结构。例如，本发明允许在场效应晶体管制造过程中的源/漏极杂质注入工艺期间，使用非常大的牺牲隔离层。这克服了有关栅极和源/漏极注入剂量同时增加的常规制造问题。增加栅极导体注入剂量有显著的好处，因为较高的掺杂水平可以减小多晶耗尽层厚度，反过来这就在不必减小栅极氧化物厚度或增加栅极氧化物漏电流的情况下减小了Tinv厚度。但是，在一般的半导体制造工艺中，由于栅极导体和源/漏极接收同样的注入剂量，所以较高的注入剂量一般受限于源/漏极所能经受的剂量，这就妨碍了实现Tinv的最小值。源/漏极注入不能太高，因为在短沟道器件中，相互相对掺杂的源/漏极之间的侧向注入蔓延(straggle)和侧向扩散会造成严重的短沟道退化，导致高泄漏的FET器件。本发明利用锗牺牲隔离层，使栅极注入与临界沟道区域附近的源/漏极注入有效地分离(decouple)，从而克服了这一局限性。因为该新颖的锗牺牲隔离层可以制得基本上宽于通过适形淀积和定向蚀刻形成的常规隔离层，所以可增加栅极注入剂量而对FET源/漏极特性没有负面影响。该隔离层的宽的特性使得对衬底的注入偏移，足够远离栅极，从而FET将不会有短沟道退化，而栅极掺杂水平还可以提高以减小Tinv。
虽然已根据优选实施例描述了本发明，但本领域技术人员应认识到，利用在所附权利要求的精神和范围内的修改，可以实施本发明。

Claims (10)

1.一种半导体结构，包括：
第一绝缘体的表面，具有两个侧边；
第二绝缘体的表面，在所述第一绝缘体的表面的两个侧边中的每一个侧边上与所述第一绝缘体的表面相邻且相互接触；和
球状半导体结构，连接到所述第一绝缘体的表面，
其中，所述球状半导体结构不形成在所述第二绝缘体的表面上。
2.根据权利要求1所述的一种半导体结构，其中，所述球状半导体结构包括硅锗。
3.根据权利要求1所述的一种半导体结构，其中，所述球状半导体结构包括锗。
4.根据权利要求1所述的一种半导体结构，其中，所述球状半导体结构与所述第一绝缘体的表面之间的界面没有自然氧化物。
5.根据权利要求1所述的一种半导体结构，其中，所述球状半导体结构的侧面在所述第二绝缘体的表面上方延伸。
6.一种锗结构，包括：
氮化物侧壁隔离层；
氧化物表面，与所述氮化物侧壁隔离层相邻且相互接触，其中所述氧化物表面定位成关于所述氮化物侧壁隔离层成一定角度；和
球状锗结构，连接到所述氮化物侧壁隔离层，
其中，所述球状锗结构不形成在所述氧化物表面上。
7.根据权利要求6所述的一种锗结构，其中，所述球状锗结构包括硅锗。
8.根据权利要求6所述的一种锗结构，其中，所述球状锗结构包括锗。
9.根据权利要求6所述的一种锗结构，其中，所述球状锗结构与所述氮化物侧壁隔离层之间的界面没有自然氧化物。
10.根据权利要求6所述的一种锗结构，其中，所述球状锗结构的侧面在所述氧化物表面上方延伸。
CNB2006100012856A 2005-09-12 2006-01-12 半导体结构及其制造方法 Expired - Fee Related CN100570884C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/905,587 2005-09-12
US10/905,587 US7705385B2 (en) 2005-09-12 2005-09-12 Selective deposition of germanium spacers on nitride

Publications (2)

Publication Number Publication Date
CN1933175A CN1933175A (zh) 2007-03-21
CN100570884C true CN100570884C (zh) 2009-12-16

Family

ID=37855727

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100012856A Expired - Fee Related CN100570884C (zh) 2005-09-12 2006-01-12 半导体结构及其制造方法

Country Status (4)

Country Link
US (3) US7705385B2 (zh)
JP (2) JP5270067B2 (zh)
CN (1) CN100570884C (zh)
TW (2) TW200713464A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735604A (zh) * 2017-04-19 2018-11-02 台湾积体电路制造股份有限公司 晶体管的形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687804B2 (en) * 2008-01-08 2010-03-30 International Business Machines Corporation Method for fabricating a semiconductor structures and structures thereof
US8580646B2 (en) * 2010-11-18 2013-11-12 International Business Machines Corporation Method of fabricating field effect transistors with low k sidewall spacers
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN109309006B (zh) * 2017-07-27 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP7221187B2 (ja) * 2019-09-30 2023-02-13 東京エレクトロン株式会社 成膜方法、及び成膜装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624925A (en) * 1979-08-08 1981-03-10 Hitachi Ltd Selective growth of silicon
JPS5854684A (ja) 1981-09-08 1983-03-31 テキサス・インスツルメンツ・インコ−ポレイテツド 太陽エネルギ−変換装置
JPS63239934A (ja) * 1987-03-27 1988-10-05 Canon Inc 半導体基材の製造方法
JPH01157517A (ja) * 1987-08-24 1989-06-20 Canon Inc 結晶の形成方法
US5066616A (en) * 1989-06-14 1991-11-19 Hewlett-Packard Company Method for improving photoresist on wafers by applying fluid layer of liquid solvent
US5153145A (en) 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US5202284A (en) * 1989-12-01 1993-04-13 Hewlett-Packard Company Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2
TW203148B (zh) 1991-03-27 1993-04-01 American Telephone & Telegraph
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US5721443A (en) 1995-07-13 1998-02-24 Micron Technology, Inc. NMOS field effect transistors and methods of forming NMOS field effect transistors
US5723352A (en) 1995-08-03 1998-03-03 Taiwan Semiconductor Manufacturing Company Process to optimize performance and reliability of MOSFET devices
US5719424A (en) 1995-10-05 1998-02-17 Micron Technology, Inc. Graded LDD implant process for sub-half-micron MOS devices
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding
US6074951A (en) 1997-05-29 2000-06-13 International Business Machines Corporation Vapor phase etching of oxide masked by resist or masking material
US6242785B1 (en) * 1999-01-26 2001-06-05 Advanced Micro Devices, Inc. Nitride based sidewall spaces for submicron MOSFETs
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100406537B1 (ko) * 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6617619B1 (en) * 2002-02-04 2003-09-09 Newport Fab, Llc Structure for a selective epitaxial HBT emitter
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
CN100533683C (zh) * 2003-04-22 2009-08-26 东京毅力科创株式会社 硅氧化膜的去除方法
KR100539278B1 (ko) * 2003-09-22 2005-12-27 삼성전자주식회사 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법.
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
JP4143584B2 (ja) * 2004-09-01 2008-09-03 株式会社東芝 半導体装置の製造方法
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
US20070039924A1 (en) * 2005-08-18 2007-02-22 Tokyo Electron Limited Low-temperature oxide removal using fluorine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735604A (zh) * 2017-04-19 2018-11-02 台湾积体电路制造股份有限公司 晶体管的形成方法
CN108735604B (zh) * 2017-04-19 2021-07-23 台湾积体电路制造股份有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
US8900961B2 (en) 2014-12-02
CN1933175A (zh) 2007-03-21
JP5270067B2 (ja) 2013-08-21
JP2012069964A (ja) 2012-04-05
JP2007081361A (ja) 2007-03-29
US20080242041A1 (en) 2008-10-02
TW201403719A (zh) 2014-01-16
US7888241B2 (en) 2011-02-15
TWI496221B (zh) 2015-08-11
US20070059894A1 (en) 2007-03-15
JP5388312B2 (ja) 2014-01-15
US20110034000A1 (en) 2011-02-10
US7705385B2 (en) 2010-04-27
TW200713464A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
US6657223B1 (en) Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
CN106067479B (zh) 半导体结构及其制造方法
JP5198823B2 (ja) 極薄先端を有する新規のトランジスタの製造方法
US7541244B2 (en) Semiconductor device having a trench gate and method of fabricating the same
CN101677063B (zh) 一种半导体元件及其形成方法
US20080142840A1 (en) Metal gate transistors with epitaxial source and drain regions
CN100570884C (zh) 半导体结构及其制造方法
CN101385150A (zh) 栅极具有不同功函数的双栅极半导体器件及其制造方法
CN101419905B (zh) 制造半导体器件的方法
US20040063260A1 (en) Sidewall processes using alkylsilane precursors for MOS transistor fabrication
US6867428B1 (en) Strained silicon NMOS having silicon source/drain extensions and method for its fabrication
TWI314768B (en) Method of manufacturing metal-oxide-semiconductor transistor
CN110034067A (zh) 半导体器件及其形成方法
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
US6969646B2 (en) Method of activating polysilicon gate structure dopants after offset spacer deposition
US7732280B2 (en) Semiconductor device having offset spacer and method of forming the same
US6924182B1 (en) Strained silicon MOSFET having reduced leakage and method of its formation
JP3492973B2 (ja) 半導体装置の製造方法
CN100479188C (zh) 一种体硅mos晶体管的制作方法
JP3166911B2 (ja) 半導体装置の製造方法
CN101364539A (zh) 栅层的制造方法、半导体器件的制造方法和半导体结构
CN103187295B (zh) Ggnmos的制作方法
TW499735B (en) NROM with multiple buried poly bit lines
US6362061B1 (en) Method to differentiate source/drain doping by using oxide slivers
JP3187314B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210407

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Grand Cayman Islands

Patentee before: GLOBALFOUNDRIES INC.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216