JPS63239934A - 半導体基材の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体基材の製造方法に関する。より詳細に
は、堆積面材料の種類による堆積材料の核形成密度の差
を利用して作成した単結晶基材の製造方法に関するもの
であり１本発明の製造工程において、単一の基材上に同
時に多種類の半導体素子が形成される。これら半導体素
子としては。

例えば半導体集積回路、光集積回路、磁気回路等の電子
素子、光素子、磁気素子、圧電素子あるいは表面音響素
子等が挙げられる。

（従来の技術及びその問題点） 従来、半導体電子素子や光素子等に用いられる単結晶薄
膜は、単結晶基板上にエピタキシャル成長させることで
形成されていた。しかしながら。

単結晶基板上に単結晶薄膜をエピタキシャル成長させる
には、基板の単結晶材料とエピタキシャル成長層との間
に、格子定数と熱膨張係数との整合をとる必要があり、
良質な素子が作製可能な単結１層を形成するには、基板
材料の種類が極めて狭い範囲に限定されるという問題点
を有していた。

−・方、近年、半導体素子を基板の法線に積層形成し、
高集積化および多機能化を達成する三次元集積回路の研
究開発が近年盛んに行われており、また安価なガラス上
に素子をアレー状に配列する太陽電池や液晶画素のスイ
ッチングトランジスタ等の大面積半導体装置の研究開発
も年々盛んになりつつある。

これら両者に共通することは、半導体薄膜を非晶質絶縁
物」二に形成し、そこにトランジスタ等の電子素子を形
成する技術を必要とすることである。その巾でも特に、
非晶質絶縁物上に高品質の単結晶半導体を形成する技術
が望まれている。

しかしながら、一般的に、５ｉ０２等の非晶質絶縁物ノ
、ζ板上に薄膜を堆積させると、基板材料の長距離秩序
の欠如によって、堆積膜の納品構造は非晶質又は多結晶
となり、高品質の単結晶半導体を形成するのは、きわめ
て困難であった。ここで非晶質膜とは、最近接原子程度
の近臣＃秩序は保存されているが、それ以上の長距離秩
序はない状態のものであり、多結晶膜とは、特定の結晶
方位を持たない単結晶粒が粒界で隔離されて集合したも
のである。

以上述べたように、従来の問題点を解決するものとして
、特願昭６１−１５３２７３において、堆積面に、該堆
積面の材料より核形成密度が１分大きく、かつ単一の核
だけが成長する程度に十分微細な異種材料が設けられ、
該異種材料に成長した単一の核を中心として、結晶を成
長させることによって結晶を形成する形成方法が提案さ
れており、この方法を用いることにより、絶縁性非晶質
基体上にも単結晶形成が回走なことが示されている。

第３図（Ａ）　　、　（Ｂ）は上記単結晶形成方法によ
り形成された単結晶の構成例を示す概略的部分断面図で
ある。

第３図（Ａ）は、絶縁基板１上の微細な異種材料２を形
成し、この異種材料２に成長した単一の核を中心として
単結晶を成長させて島状の単結晶３を形成するものであ
る。

第３図（Ｂ）は、絶縁基板ｌに四部を形成し、四部の底
面に微細な異種材料２を形威し、この異種材料２に成長
した単一の核を中心として、単結晶を成長させて島状の
単結晶３を形成するものであり、絶縁基板１の一部に単
結晶領域を形成するものである。

なお、この単結晶の形成方法に関しては、本発明の実施
例に関する記載中でより詳細に説明する。

（発明の目的） 本発明は、上記単結晶形成方法を利用して、単一の基板
上に多種類の半導体素子を同時に形成することができる
半導体基材の製造方法を提供することを目的とする。

（問題点を解決するための手段） 上述した本発明の目的は、核形成密度の小さい非核形成
面（ＳＮＤＳ）と、単一核のみより結晶成長するに充分
小さい面積を有し、前記非核形成面（Ｓｓｏｓ）の核形
成密度（ＮＤＳ）より大きい被形Ｊ！ｔ′ｆＥ度（Ｎ［
）Ｌ）　ｅ有Ｌ、カッ該ＩＡ　形成’ＩＥ　Ｉａ’　（
ＮＤｔ　）　カ異ナル複数の核形成面（ＳＮＤＬ）とを
設け、これら核形成面（ＳＮＤＬ）に成長した単一の核
を中心として単結晶を成長させる段階で、所定の核形成
条件により、前記複数の核形成面（Ｓｓｏｔ）のうち核
形成密度（ＮＤＬ）の大きい核形成面（ＳＮＤＬ）に単
結晶を成長させた後、この単結晶表面の核形成密度（Ｍ
ＯＬ　）を、少なくとも次に核形成密度（ＮＤＬ）の大
きい核形成面（ＳＭＤｌ、）よりも小さくし、しかる後
に前記法に核形成密度（ＮＤＬ）の大きい核形成面（Ｓ
ＮＤＬ）に単結晶を成長させることにより前記各々の核
形成面（ＳＨＤｌ、）に所望の連続した半導体領域を形
成することを特　　徴とする半導体基材の製造方法によ
り解決される。

（作用） 上述した本発明の半導体基材の製造方法において、核形
成密度の小さい非核形成面（ＳＮＤＳ）と、単一核のみ
より結晶成長するに充分小さい面積を有し、前記非核形
成面（Ｓｓｏｓ）の核形成密度（ＮＤＳ　）より大きい
核形成密度（ＭＯＬ　）を有する核形成面（ＳＮＤＬ）
とが設けられた基材に対して、所定の核形成条件下で結
晶成長させることにより、前記核形成密度（ＮＤＬ）の
大さい核形成面（ＳＮＤＬ）に成長した単一の核を中心
としてこの核形成面（ＳＮＤＬ）にのみ単結晶を成長さ
せることができる。この場合、核形成密度（ＮＤＳ　）
の小さい核形成面（Ｓｓｏｓ）には結晶は成長しない。

次いで、前記核形成密度（ＮＤＬ）の大きい核形成面（
ＳＮＤＬ）に成長した単結晶に、例えば熱酸化による酸
化膜を施して、この単結晶表面の核形成密度（ＮＤＬ）
を、少なくとも次に核形成密度の大きい核形成面（Ｓｓ
ｏ＋）よりも小さくし、所定の核形成条件の下で単結晶
を成長させると、前記非核形成面（ＳＮＤＳ）及び前記
既に成長した単結晶上に単結晶はせずに、該核形成密度
の大きい核形成面（ＳＮＤＬ）にのみ単結晶を成長させ
ることができる。この工程は、前記した複数の核形成面
（ＳＮ　Ｄ　ｔ　）のいずれにおいても、核形成面（Ｓ
ＮＤＬ）の核形成密度の差（ΔＮＤ）を利用することに
より適用され、その結果、単一の基板上に所望のＭ続し
た半導体領域を形成することができ、これを各種の電子
素子形成の基材に供することが可能となる。

（実施例） 本発明の詳細な説明するにあたり、特願昭６１−１５３
２７３に示された結晶成長方法について説明する。

この結晶成長方法は、堆積面上に選択的に堆積膜を形成
する選択堆積法を基礎とするものである０選択堆積法と
は１表面エネルギ、付着係数、脱離係数、表面拡散速度
等という薄膜形成過程での核形成を左右する因子の材料
間での差を利用して、基板上に選択的にＳＳを形成する
方法である。

第４図（Ａ）及び（Ｂ）は選択堆積法の説明図である。

まず同図に示すように、基板ｌ上にこの基板ｌと上記因
子の異なる材料から成る薄ｌｌＩ２を所望部分に形成す
る。そして、適当な堆積条件によって適当な材料から成
る薄膜の堆積を行うと、薄膜３は薄６２上にのみ成長し
、基板ｌ上には成長しないという現象を生じさせること
ができる。この現象を利用することで、自己整合的に形
成された薄膜３を成長させることができ、従来のような
レジストを用いたりソゲラフイエ程の省略が可能となる
。

このような選択形成法による堆積を行なうことができる
材料としては、例えば基板１として５ｉ０２、薄膜２と
してＳｉ　、　ＧａＡｓ　、　Ｓｉ３Ｎ４等、そして堆
積させる薄膜３としてＳｉ　、’ｄ　、ＧａＡｓ　、Ｉ
Ｐ等がある。

以下に、上述した原理を利用して、５ｉ０２等の非晶質
絶縁基板上の所望位置にＳｉ単結晶を成長させ、このＳ
ｉ単結晶表面に各種の電子素子を形成する方法について
本発明の実施例を図面に基づき説明する。

本実施例ではＣ−ＭＯＳを製造する工程を第１図及び第
２図に基づき説明する。

まず、第１図（Ａ）に示すように、下地基板４Ｊ：。

に選択核形成を可能にする核形成密度（ＤＮｓ）の小さ
い薄膜５［非核形成面（ＳＮＤＳ月を形成し、この所望
位置に５ｅｅｄ　［核形成面（ＳＮＤＬ）］　６　、７
を形成する。ただし、この核形成面（ＳＮＤＬ）６　、
７は核形成密度（ＵＮｓ）の小さい薄膜５に比べてＳｉ
核形成密度（ＤＮＬ）が１分大きく、しかもＳｉ核形成
密度（ＤＮＬ　）が核形成面６〉核形成面７であり、双
方とも単一の核だけが成長するように十分微細な面積を
有する。

ここで、下地基板４の大きさ、結晶構造及び組成は任意
のもので良く、通常の半導体技術で作成した機能素子が
形成された基板であっても良い、　　　−非核形成面（
ＳＮＤＳ）の形成材料としては、例えばＳ　ｉ０２とし
、常圧ＣＶＤ法により基板４上に堆積させる。又、核形
成面（ＳＮＤ、Ｌ）６はＳｉ・イオン注入によりドーズ
量を核形成面７の場合ｌＸ１０１７個／Ｃ１１２程度打
ち込んで、Ｓｉ核形成密度の高い領域を形成する。又、
核形成面（ＳＮＤ［）７の形成材料としては、例えばＳ
ｉ３Ｎ４を用い、減圧ＣＶＤ法により堆積した後、フォ
トエツチング工程を経て形成することができる。核形成
面（ＳＮＤＬ）６　、７の大きさは１〜４ＪＬｍ程度の
略正方形のもので、核形成面（ＳＮＤＬ）７の場合、３
００　　の厚さがが適する。

次に、第１図（Ｂ）に示すように、通常のエピタキシャ
ル成長法を用いて、核形成面（ＳＮＤＬ）７にのみエピ
タキシャル成長を行う、この時、核形成条件を適当に設
定すれば、Ｓ　ｉ０２である非核形成面（ＳＮｏｓ）５
及び他の核形成面（Ｓｓｏｔ）７にはＳｉ核が形成され
ず、核形成面（Ｓｓｏｔ）６上にのみＳｉ核を選択核形
成させることができる。このための条件は、ソースガス
種によって異なるが、例えばＨＦとのモル％比でＳ　１
Ｈ２Ｇ　１２１　、２％、ＨＣｌ　２．４％とし、これ
にドーピングガス（ＰＨ３，８２０６等）を所望の流量
だけ混合させ、温度９６０℃、圧力１５０Ｔｏｒｒの条
件下で供給する。

本実施例では、第１図（Ｂ）に示すように、単結晶の成
長初期段階では、ｎタイプのドーピングガスを使用して
、適当な大きさのｎ型Ｓｉ単結晶８を成長させ、その後
、第１図（Ｃ）に示すように、ドーピングガスをｐタイ
プに切り換えてｎ型Ｓｉ単結晶８上にｐ型Ｓｉ単結晶９
を連続的にエピタキシャル成長させる。

次いで、上述のように形成された島状のＳｉ単結晶を適
当な高さで平坦化する。この平坦化の方法としては、ラ
ッピング・ボリシング法とエッチバッグ法とが代表的な
ものとして挙げられる。

ラフピング−ボリシング法とは、機械的ににＳｉ単結晶
をＪ：部から研磨しくラッピング）、さらに表面を薬品
処理と研磨によって鏡面仕上げ（ポリシング）を行う方
法である。

エッチバッグ法とは、Ｓｉ単結晶を覆うようにレジスト
を適当な厚さに平坦に施し、ＲＩ　Ｅ　（Ｒｅａｃｔｉ
ｖｅ−１ｏｎ−Ｅｔｃｈｉｎｇ）によってレジストとＳ
ｉ単結晶を−Ｘにエツチングしていく方法である。

このような平坦化法により、第２図（Ａ）に示すような
平坦化されたｎ−ｐ層から成る円環状のＳｉ単結晶が得
られる。

次に、第１図（０）に示すように核形成面（ＳＮＯＬ）
６のｎ−ｐ層から成るＳｉ単結晶表面全体に、ｌ！Ｓ酸
化を施して、酸化膜ｌＯを形成し、Ｓｉ核形ＴＲ，′ｌ
Ｅ度の低い領域とする０次いで、上述の熱酸化の際に５
ｉｚＮ４から成る核形成面（ＳＮＯＬ）７に形成された
酸化膜をＨＦ洗浄により除去し、その後再び通常のエピ
タキシャルＩ＆長を行う。この成長過程において、第１
図（Ｅ）に示すように、非核形成面（Ｓｎｏｓ）５及び
上述のように形成された酸化１１ｆｉｌＯで囲まれた核
形成面（ＳＮＯＬ）６の領域にＳｉ単結晶が形成されず
、核形成面（ＳＮＯＬ）７上にのみ５ｉＱｉ結晶が形成
される条件は、上記同様、ソースガス種によって異なる
が、例えばＨＦとのモル％比で５ｉＨ２ＣＩ　　１．２
％、ＨＣｌ　１．８％とし、これにドーピングガス（Ｐ
Ｈ３、８２０６等）を種もうの流量だけ混合させ、温度
９６０℃、圧力１５０　Ｔｏｒｒの条件下で供給する。

ここで、第１図（Ｅ）に示す核形成（ＳＮＯＬ）７の単
結晶初期段階では、ｐタイプのドーピングガスを使用し
て、核形成面（Ｓ）ＩＯＬ）７にｐ型Ｓｉ単結晶１１を
エピタキシャル成長させる０次いで、このｐ型Ｓｉ単結
晶１１が適当な大きさに成長した時点で、ドーピングガ
スをｎタイプのものに切り換えて、第１図（Ｆ）に示す
ように、核形成面（ＳＮＯＬ）７のｐ刑Ｓｉ虫鈷晶１１
１−にｎ型Ｓｉ単結晶１２を陀続的にエピタキシャル成
長させる。ただし、この際の成長条件も上述したのと同
様に、非核形成面（ＳＮＤＳ）５及び核形成面（Ｓｓａ
ｔ）６における絶縁膜１０上にＳｉ単結晶が形成されな
いものとする。そして、核形成面（ＳＮＯＬ）７におけ
るｎ型Ｓｉ単結晶が適当な大きさに成長した時点で、上
述した平坦化の方法により、第１図ＣＧ）に示すように
、この核形成面（ＳＮＱＬ）７上のｐ−ｎ層から成る単
結晶を適当な高さで平坦にする０次いで、第４図（Ｂ）
に示すように、通常のエツチング工程により、核形成面
（ＳＮｏ［）６　、７双方の外側のｐ領域、或はｎ領域
を２つの領域に分断する。その後、通常の半導体素子製
造プロセスを用いて、第１図（Ｈ）に示すように、　Ｃ
）ＩＯＳを形成する。第１図（）Ｉ）において、１３は
多結晶Ｓｉであり、ＡＩ電極であり、１５は酸化膜であ
る。

上記したように、本実施例においては、単一の半導体基
板上にＰ−ＭＯＳとＮ−ＭＯＳとを作製してＣ−ＭＯＳ
としたが、本発明はこれに限定されずに単一の基板上に
２つ以上の半導体素子を形成するために、核形成面（Ｓ
ＮＯＬ）を複数個設けて、上記実施例で示したような工
程により所望のＳｉ単結晶層を形成することも可能であ
る。その結果、本発明においては、単一の基板上に同時
に各種電子素子１例えばサイリスタ、バイポーラトラン
ジスタ、抵抗、ダイオード等の作製が可能となる。

（発明の効果） 以上説明したように、本発明の半導体基材の製造方法に
よれば、単一の半導体基材の所望する位置に所望の単結
晶から成る半導体領域を形成することができ、単一の半
導体基材に同時に各種の電子素子を作製することが可能
となる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）は本発明の半導体基材の製造方法
を示す工程図、ｆ５２図（Ａ）は未発明の半導体基材の
製造工程における半導体基材の平面図、第２図（Ｂ）は
前記半導体基材の外側領域を分離した状況を示す平面図
、第３図（Ａ）及び（Ｂ）は絶縁基板上に形成された単
結晶の構成例を示す概略的部分断面図、第４図（Ａ）及
び（Ｂ）は選択堆積法の説明図である。 ｌ・・・基板 ２…５ｅｅｄ ３・・・島状の単結晶 ４・・・下地基板 ５・・・薄膜［非核形成面（ＳＮＤＳ）］６．７・・・
核形成面（ＳＮＤＬ） ８・・・ｎ型Ｓｉ単結晶 ９．１１・・・ｐ型Ｓｉ単結晶 １０・・・絶縁膜 代理人　　弁理士　山　下　積　子 弟１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 　核形成密度の小さい非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）と
   、単一核のみより結晶成長するに充分小さい面積を有し
   、前記非核形成面（Ｓ＿Ｎ＿Ｄ＿Ｓ）の核形成密度（Ｎ
   Ｄ＿Ｓ）より大きい核形成密度（ＮＤ＿Ｌ）を有し、か
   つ該核形成密度（ＮＤ＿Ｌ）が異なる複数の核形成面（
   Ｓ＿Ｎ＿Ｄ＿Ｌ）とを設け、これら核形成面（Ｓ＿Ｎ＿
   Ｄ＿Ｌ）に成長した単一の核を中心として単結晶を成長
   させる段階で、所定の核形成条件により、前記複数の核
   形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）のうち核形成密度（ＮＤ＿Ｌ
   ）の大きい核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）に単結晶を成長
   させた後、この単結晶表面の核形成密度（ＮＤ＿Ｌ）を
   、少なくとも次に核形成密度（ＮＤ＿Ｌ）の大きい核形
   成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）よりも小さくし、しかる後に前
   記次に核形成密度（ＮＤ＿Ｌ）の大きい核形成面（Ｓ＿
   Ｎ＿Ｄ＿Ｌ）に単結晶を成長させることにより前記各々
   の核形成面（Ｓ＿Ｎ＿Ｄ＿Ｌ）に所望の連続した半導体
   領域を形成することを特徴とする半導体基材の製造方法
   。