JP2695413B2 - 結晶基材の製造方法 - Google Patents
結晶基材の製造方法Info
- Publication number
- JP2695413B2 JP2695413B2 JP62014103A JP1410387A JP2695413B2 JP 2695413 B2 JP2695413 B2 JP 2695413B2 JP 62014103 A JP62014103 A JP 62014103A JP 1410387 A JP1410387 A JP 1410387A JP 2695413 B2 JP2695413 B2 JP 2695413B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sio
- single crystal
- crystal
- nucleation density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6744—Monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
- H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/018—Manufacture or treatment of isolation regions comprising dielectric materials using selective deposition of crystalline silicon, e.g. using epitaxial growth of silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は結晶基材の製造方法に係り、特に核形成密度
の差を利用して基体の表面上に単結晶を形成する結晶基
材の製造方法に関する。 本発明は、例えばSOI技術に好適に用いられる。 ［従来技術］ 従来、半導体電子素子や光素子等に用いられる単結晶
薄膜は、単結晶基板上にエピタキシャル成長させること
で形成されていた。しかしながら、単結晶基板上に単結
晶薄膜をエピタキシャル成長させるには、基板の単結晶
材料とエピタキシャル成長層との間に、格子定数と熱膨
張係数との整合をとる必要があり、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。 一方、近年、半導体素子を基板の法線方向に積層形成
し、高集積化および多機能化を達成する三次元集積回路
の研究開発が近年盛んに行われており、また安価なガラ
ス上に素子をアレー状に配列する太陽電池や液晶画素の
スイッチングトランジスタ等の大面積半導体装置の研究
開発も年々盛んになりつつある。 これらの研究開発に共通することは、半導体薄膜を非
晶質絶縁物上に形成し、そこにトランジスタ等の電子素
子を形成する技術を必要とすることである。その中でも
特に、非晶質絶縁物上に高品質の単結晶半導体を結成す
る技術が望まれている。 しかしながら、一般的に、SiO2等の非晶質絶縁物基板
上に薄膜を堆積させると、基板材料の長距離秩序の欠如
によって、堆積膜の結晶構造は非晶質又は多結晶とな
り、高品質の単結晶半導体を形成するは、きわめて困難
であった。ここで非晶質膜とは、最近接原子程度の近距
離秩序は保存されているが、それ以上の長距離秩序はな
い状態のものであり、多結晶膜とは、特定の結晶方位を
持たない単結晶粒が粒界で隔離されて集合したものであ
る。 以上述べたような、従来の問題点を解決するものとし
て、特願昭61−153273において、堆積面に、該堆積面の
材料より核形成密度が十分大きく、かつ単一の核だけが
成長する程度に十分微細な異種材料が設けられ、該異種
材料に成長した単一の核を中心として、結晶を成長させ
ることによって結晶を形成する形成方法が提案されてお
り、この方法を用いることにより、絶縁基体上にも単結
晶形成が可能なことが示されている。なお、この単結晶
の形成方法の詳細については実施例において、説明す
る。 ［発明の目的］ 上記の発明は、堆積面材料よりも異種材料の方がエッ
チング速度が小さい場合には、選択的にエッチングを行
うことが困難で、精度よく堆積面を形成することが難し
く、改善が望まれていた。 本発明の目的は、堆積面材料よりも異種材料の方がエ
ッチング速度が小さい場合に好適に用いられ、かつ高品
質，高精度な単結晶領域を簡単な工程で形成可能な結晶
基材の製造方法を提供することにある。 なお、上述した異種材料は堆積面材料よりも核形成密
度の大きい材料を示すが、本発明に記す異種材料層の異
種材料は基体面材料よりも核形成密度の小さい材料を示
す。 ［発明の概要］ 本発明の結晶基材の製造方法は、成長させるべき結晶
とは異なり、核形成密度の大きな材料から成る表面を有
する基体上に、前記表面より核形成密度の小さい材料か
ら成る異種材料層を形成する工程と、前記異種材料層に
４μｍ以下の大きさを有する開口を設ける工程と、原料
ガスを供給して前記開口によって露出した前記基体の表
面上に、成長して単結晶となる単一核を形成する工程
と、引き続き前記単一核より単結晶を前記異種材料層上
に成長させる工程とから成ることを特徴とする。 ［作用］ 本発明の結晶基材の製造方法は、異種材料層に開口部
を設けて、結晶成長の中心となる単一の核を基体面の露
出部分に形成させることにより、 核形成密度の小さい異種材料層を上層に形成し、従来
とは逆に核形成密度の小さい異種材料層をエッチングす
ることによって、結晶成長の中心となる単一の核を形成
させる材料部分を形成するものである。 ［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。 第１図は本発明の結晶基材の製造方法の一実施例を説
明するための概略的工程図である。 まず、第１図（Ａ）に示すように、ガラス基板１上に
窒化シリコン（Si3N4）膜２をCVD法によって形成し、更
にその上に厚いSiO2膜３を同じくCVD法もしくはスピン
コート法によって形成する。 次に、第１図（Ｂ）に示すように、選択的にエッチン
グによって凹部５を形成し、側壁部４のみを残す。エッ
チング液として、例えばバッファフッ酸を用いれば、選
択的にエッチングを行うことができ、Si3N4膜２を残す
ことができる。 次に、第１図（Ｃ）に示すように、ガラス基板１を高
温で酸化することにより、Si3N4膜表面上にSiO2膜６を
形成する。この時、側壁部４のSiO2膜もアニールされ
て、緻密になる。次にフォトリソグラフィ技術を用い
て、薄いSiO2膜６の中央の微小領域をエッチングによっ
て除去し、Si3N4膜の微小露出領域７を形成する。この
微小露出領域７の面積は、堆積させるSiの単一の核のみ
が成長するのに十分微細に形成される。 次に、第１図（Ｄ）に示すように、微小露出領域７に
形成されるSiの単一の核を中心とし、Siの単結晶領域８
が形成される。この時、単結晶特有の尖頭部を有するフ
ォセットが存在して表面が凸になる場合が多い。なお、
単結晶成長の詳細に説明については、後述する。 最後に、第１図（Ｅ）に示すように、上記の凸部を平
坦化して単結晶領域９を形成し、結晶基材を作製する。 本発明の結晶基材の製造方法によれば、核形成密度の
小さい異種材料層を基体面上に形成し、従来とは逆に核
形成密度の小さい異種材料層をエッチングすることによ
って、結晶成長の中心となる単一の核を形成させる材料
部分を形成するので、エッチング速度の大小を原因とす
る材料の組み合わせ，エッチング方法等の制限によって
従来用いることのできなかった材料を用いることができ
る。 また、本発明の結晶基材の製造方法は、開口部をエッ
チングによって設けて、結晶成長の中心となる単一の核
を形成させる材料部分とするので、結晶成長の中心とな
る単一の核を形成させる材料部分をエッチングによって
残す従来の方法よりも、エッチング面積を大幅に減らす
ことができる。 第２図は本発明による結晶基材を用いたMOS型トラン
ジスタの概略的断面図である。 同図において、15はＰ型半導体領域であり、第１図に
示した製造工程において、単結晶の形成時にＰ型不純物
を一緒にドープすることによって、形成することができ
る。11及び10はＮ型半導体領域であり、それぞれソー
ス，ドレインをなす。13はＰ型半導体領域15及びＮ型半
導体領域11,10上に形成されるゲート酸化膜であり、14
はゲート酸化膜13上に形成されたゲート電極である。 本発明によって製造されたMOS型トランジスタは既に
側壁部のSiO2層が形成されているために、各トランジス
タの分離プロセスを導入する必要がなく、各トランジス
タが絶縁層で完全に分離されているため、ラッチアップ
やα線障害がない等の長所を有する。 なお、MOS型トランジスタの製造工程は通常の半導体
プロセスで形成されるので、説明を略すものとする。 次に、基体面に単結晶シリコンを成長させる単結晶成
長法について詳述する。 まず、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。 まず同図（Ａ）に示すように、基板16上に、基板16と
上記因子の異なる材料から成る薄膜17を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、薄膜18は薄膜17上にのみ成長
し、基板16上には成長しないという現象を生じさせるこ
とができる。この現象を利用することで、自己整合的に
成形された薄膜18を成長させることができ、従来のよう
なレジストを用いたリソグラフィ工程の省略が可能とな
る。 このような選択形成法による堆積を行うことができる
材料としては、たとえば基板16としてSiO2、薄膜17とし
てSi、GaAs、窒化シリコン、そして堆積させる薄膜18と
してSi、Ｗ、GaAs、InP等がある。 第４図は、SiO2の堆積面と窒化シリコンの堆積面との
核形成密度の経時変化を示すグラフである。 同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。 それに対して窒化シリコン（Si3N4）上では、〜４×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。他にS
iH4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用い
て、圧力、温度等を調整することで同様の作用を得るこ
とができる。また、真空蒸着でも可能である。 この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。 このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散係数等の
差によるところが大きいが、Si原子自身によってSiO2が
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる（T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s 53,6839,1982）。 このように堆積面の材料としてSiO2および窒化シリコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように十分に大きな核形成密度差を得るこ
とができる。なお、ここでは堆積面の材料としてSiO2が
望ましいが、これに限らずSiOxであっても核形成密度差
を得ることができる。 勿論、これらの材料に限定されるものではなく、核形
成密度の差が同グラフで示すように核の密度で102倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。 この核形成密度差を得る他の方法としては、SiO2上に
局所的にSiやＮ等をイオン注入して過剰にSiやＮ等を有
する領域を形成してもよい。 このような選択堆積法を利用し、堆積面の材料より核
形成密度の十分大きい異種材料を単一の核だけが成長す
るように十分微細に形成することによって、その微細な
異種材料の存在する箇所だけに単結晶を選択的に成長さ
せることができる。 なお、単結晶の選択的成長は、堆積面表面の電子状
態、特にダングリングボンドの状態によって決定される
ために、核形成密度の低い材料（たとえばSiO2）はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。 第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示
す形成工程図であり、第６図（Ａ）および（Ｂ）は、第
５図（Ａ）および（Ｄ）における基板の斜視図である。 まず、第５図（Ａ）および第６図（Ａ）に示すよう
に、基板19上に、選択堆積を可能にする核形成密度の小
さい薄膜20を形成し、その上に核形成密度の大きい異種
材料を薄く堆積させ、リソグラフィ等によってパターニ
ングすることで異種材料21を十分微細に形成する。ただ
し、基板19の大きさ、結晶構造および組成は任意のもの
でよく、機能素子が形成された基板であってもよい。ま
た、異種材料21とは、上述したように、SiやＮ等を薄膜
20にイオン注入して形成される過剰にSiやＮ等を有する
変質領域も含めるものとする。 次に、適当な堆積条件によって異種材料21だけに薄膜
材料を単一の核が形成される。すなわち、異種材料21
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料21の大きさは、材料の種類によ
って異なるが、数ミクロン以下であればよい。更に、核
は単結晶構造を保ちながら成長し、第５図（Ｂ）に示す
ように島状の単結晶粒22となる。島状の単結晶粒22が形
成されるためには、すでに述べたように、薄膜20上で全
く核形成が起こらないように条件を決めることが必要で
ある。 島状の単結晶粒22は単結晶構造を保ちながら異種材料
21を中心として更に成長し、同図（Ｃ）に示すように薄
膜20全体を覆う。 続いて、エッチング又は研磨によって単結晶23を平坦
化し、第５図（Ｄ）および第６図（Ｂ）に示すように、
所望の素子を形成することができる単結晶層24が薄膜20
上に形成される。 このように堆積面の材料である薄膜20が基板19上に形
成されているために、支持体となる基板19は任意の材料
を使用することができ、更に基板19に機能素子等が形成
されたものであっても、その上に容易に単結晶層を形成
することができる。 なお、上記実施例では、堆積面の材料を薄膜20で形成
したが、選択堆積を可能にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶層を同様に形成
してもよい。 （具体例） 次に、上記例における単結晶層の具体的形成方法を説
明する。 SiO2を薄膜20の堆積面材料とする。勿論、石英基板を
用いてもよいし、金属、半導体、磁性体、圧電体、絶縁
体等の任意の基板上に、スパッタ法、CVD法、真空蒸着
法等を用いて基板表面にSiO2層を形成してもよい。ま
た、堆積面材料としてはSiO2が望ましいが、SiOxとして
のｘの値を変化させたものでもよい。 こうして形成されたSiO2層20上に減圧気相成長法によ
って窒化シリコン層（ここではSi3N4層）を異種材料と
して堆積させ、通常のリソグラフィ技術又はＸ線、電子
線若しくはイオン線を用いたリソグラフィ技術で窒化シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜１μｍ以下の微小な異種材料21を形成する。 続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板11上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。 数十分程度の時間で、SiO2上の窒化シリコンの微細な
異種材料21を中心として、単結晶のSiの粒22が成長し、
最適の成長条件とすることで、その大きさは数十μｍ以
上に成長する。 続いて、SiとSiO2との間にエッチング速度差がある反
応性イオンエッチング（RIE）によって、Siのみをエッ
チングして平坦化することで、粒径制御された多結晶シ
リコン層が形成され、更に粒界部分を除去して島状の単
結晶シリコン層24が形成される。なお、単結晶23の表面
の凹凸が大きい場合は、機械的研磨を行った後にエッチ
ングを行う。 このようにして形成された大きさ数十μｍ以上で粒界
を含まない単結晶シリコン層24に、電界効果トランジス
タを形成すると、単結晶シリコンウエハに形成したもの
に劣らない特性を示した。 また、隣接する単結晶シリコン層24とはSiO2によって
電気的に分離されているために、相補型電界効果トラン
ジスタ（Ｃ−MOS）を構成しても、相互の干渉がない。
また、素子の活性層の厚さが、Siウエハを用いた場合よ
り薄いために、放射線を照射された時に発生するウエハ
内の電荷による誤動作がなくなる。更に、寄生容量が低
下するために、素子の高速化が図れる。また、任意の基
板が使用できるために、Siウエハを用いるよりも、大面
積基板上に単結晶層を低コストで形成することができ
る。更に、他の半導体、圧電体、誘電体等の基板上にも
単結晶層を形成できるために、多機能の三次元集積回路
を実現することができる。 （窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との
十分な核形成密度差を得るには、Si3N4に限定されるも
のではなく、窒化シリコンの組成を変化させたものでも
よい。 RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。 第７図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびＮの組成比との関係を示したグラフ
である。 この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3/SiH4のガス
流量比を４〜10へ変化させると、窒化シリコン膜中のSi
/N比は1.1〜0.58に変化することがオージェ電子分光法
によって明らかとなった。 また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4（S
i/N＝0.75）に近いものであった。 また、SiをアンモニアあるいはN2中で約1200℃熱処理
すること（熱窒化法）で形成される窒化シリコン膜は、
その形成方法が熱平衡下で行われるために、更に化学量
論比に近い組成を得ることができる。 以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い堆積面材料として用いて上記
Siの核を成長させると、その組成比により核形成密度に
差が生じる。 第８図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。同グラフに示すように、窒化シリコン膜の
組成を変化させることで、その上に成長するSiの核形成
密度は大幅に変化する。この時の核形成条件は、SiCl4
ガスを175Torrに減圧し、1000℃でH2と反応させてSiを
生成させる。 このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異種材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。 したがって、核形成密度と、単一の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約４μｍ以下であれば単一の核を
選択できる。 （イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSiO2の表面に局所的にS
i,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2の
堆積面に変質領域を形成し、この変質領域を核形成密度
の高い堆積面材料としても良い。 例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。 続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで１×1016〜１×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。 なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。 こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2面にSiが過剰な変質領域が形成される。こ
のような変質領域が形成されたSiO2堆積面にSiを気相成
長させる。 第９図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。 同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。 したがって、変質領域を十分微細に形成することで、
この変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。 なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。 （CVD以外のSi堆積方法） Siの選択核形成によって単結晶を成長させるには、CV
D法だけではなく、Siを真空中（＜10-6Torr）で電子銃
により蒸発させ、加熱した基板に堆積させる方法も用い
られる。特に、超高真空中（＜10-9Torr）で蒸着を行う
MBE（Molecular Beam Epitaxy）法では、基板温度900℃
以上でSiビームとSiO2が反応を始め、SiO2上でのSiの核
形成は皆無になることが知られている（T.Yonehara,S,Y
oshioka and S.Miyazawa Journal of Applied Physics
53,10,p6839,1983）。 この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。 この場合、SiO2＋Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングが生起してい
る。 これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。 したがって、核形成密度の高い堆積面材料としては、
窒化シリコン以外に、タンタル酸化物（Ta2O5）、窒化
シリコン酸化物（SiON）等を使用しても同様の効果を得
ることができる。すなわち、これらの材料を微小形成し
て上記異種材料とすることで、同様に単結晶を成長させ
ることができる。 以上詳細に説明した単結晶成長法によって、基体面上
に単結晶を成長させることができる。 ［発明の効果］ 以上詳細に説明したように、本発明の結晶基材の製造
方法によれば、核形成密度の小さい異種材料層を基体面
上に形成し、従来とは逆に核形成密度の小さい異種材料
層をエッチングすることによって、結晶成長の中心とな
る単一の核を形成させる材料部分を形成するので、エッ
チング速度の大小を原因とする材料の組み合わせ，エッ
チング方法等の制限を少なくすことができる。 また、本発明の結晶基材の製造方法は、開口部をエッ
チングによって設けて、結晶成長の中心となる単一の核
を形成させる材料部分とするので、結晶成長の中心とな
る単一の核を形成させる材料部分をエッチングによって
残す従来の方法よりも、エッチング面積を大幅に減らす
ことができる、高精度な結晶基材を提供することができ
る。
の差を利用して基体の表面上に単結晶を形成する結晶基
材の製造方法に関する。 本発明は、例えばSOI技術に好適に用いられる。 ［従来技術］ 従来、半導体電子素子や光素子等に用いられる単結晶
薄膜は、単結晶基板上にエピタキシャル成長させること
で形成されていた。しかしながら、単結晶基板上に単結
晶薄膜をエピタキシャル成長させるには、基板の単結晶
材料とエピタキシャル成長層との間に、格子定数と熱膨
張係数との整合をとる必要があり、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。 一方、近年、半導体素子を基板の法線方向に積層形成
し、高集積化および多機能化を達成する三次元集積回路
の研究開発が近年盛んに行われており、また安価なガラ
ス上に素子をアレー状に配列する太陽電池や液晶画素の
スイッチングトランジスタ等の大面積半導体装置の研究
開発も年々盛んになりつつある。 これらの研究開発に共通することは、半導体薄膜を非
晶質絶縁物上に形成し、そこにトランジスタ等の電子素
子を形成する技術を必要とすることである。その中でも
特に、非晶質絶縁物上に高品質の単結晶半導体を結成す
る技術が望まれている。 しかしながら、一般的に、SiO2等の非晶質絶縁物基板
上に薄膜を堆積させると、基板材料の長距離秩序の欠如
によって、堆積膜の結晶構造は非晶質又は多結晶とな
り、高品質の単結晶半導体を形成するは、きわめて困難
であった。ここで非晶質膜とは、最近接原子程度の近距
離秩序は保存されているが、それ以上の長距離秩序はな
い状態のものであり、多結晶膜とは、特定の結晶方位を
持たない単結晶粒が粒界で隔離されて集合したものであ
る。 以上述べたような、従来の問題点を解決するものとし
て、特願昭61−153273において、堆積面に、該堆積面の
材料より核形成密度が十分大きく、かつ単一の核だけが
成長する程度に十分微細な異種材料が設けられ、該異種
材料に成長した単一の核を中心として、結晶を成長させ
ることによって結晶を形成する形成方法が提案されてお
り、この方法を用いることにより、絶縁基体上にも単結
晶形成が可能なことが示されている。なお、この単結晶
の形成方法の詳細については実施例において、説明す
る。 ［発明の目的］ 上記の発明は、堆積面材料よりも異種材料の方がエッ
チング速度が小さい場合には、選択的にエッチングを行
うことが困難で、精度よく堆積面を形成することが難し
く、改善が望まれていた。 本発明の目的は、堆積面材料よりも異種材料の方がエ
ッチング速度が小さい場合に好適に用いられ、かつ高品
質，高精度な単結晶領域を簡単な工程で形成可能な結晶
基材の製造方法を提供することにある。 なお、上述した異種材料は堆積面材料よりも核形成密
度の大きい材料を示すが、本発明に記す異種材料層の異
種材料は基体面材料よりも核形成密度の小さい材料を示
す。 ［発明の概要］ 本発明の結晶基材の製造方法は、成長させるべき結晶
とは異なり、核形成密度の大きな材料から成る表面を有
する基体上に、前記表面より核形成密度の小さい材料か
ら成る異種材料層を形成する工程と、前記異種材料層に
４μｍ以下の大きさを有する開口を設ける工程と、原料
ガスを供給して前記開口によって露出した前記基体の表
面上に、成長して単結晶となる単一核を形成する工程
と、引き続き前記単一核より単結晶を前記異種材料層上
に成長させる工程とから成ることを特徴とする。 ［作用］ 本発明の結晶基材の製造方法は、異種材料層に開口部
を設けて、結晶成長の中心となる単一の核を基体面の露
出部分に形成させることにより、 核形成密度の小さい異種材料層を上層に形成し、従来
とは逆に核形成密度の小さい異種材料層をエッチングす
ることによって、結晶成長の中心となる単一の核を形成
させる材料部分を形成するものである。 ［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。 第１図は本発明の結晶基材の製造方法の一実施例を説
明するための概略的工程図である。 まず、第１図（Ａ）に示すように、ガラス基板１上に
窒化シリコン（Si3N4）膜２をCVD法によって形成し、更
にその上に厚いSiO2膜３を同じくCVD法もしくはスピン
コート法によって形成する。 次に、第１図（Ｂ）に示すように、選択的にエッチン
グによって凹部５を形成し、側壁部４のみを残す。エッ
チング液として、例えばバッファフッ酸を用いれば、選
択的にエッチングを行うことができ、Si3N4膜２を残す
ことができる。 次に、第１図（Ｃ）に示すように、ガラス基板１を高
温で酸化することにより、Si3N4膜表面上にSiO2膜６を
形成する。この時、側壁部４のSiO2膜もアニールされ
て、緻密になる。次にフォトリソグラフィ技術を用い
て、薄いSiO2膜６の中央の微小領域をエッチングによっ
て除去し、Si3N4膜の微小露出領域７を形成する。この
微小露出領域７の面積は、堆積させるSiの単一の核のみ
が成長するのに十分微細に形成される。 次に、第１図（Ｄ）に示すように、微小露出領域７に
形成されるSiの単一の核を中心とし、Siの単結晶領域８
が形成される。この時、単結晶特有の尖頭部を有するフ
ォセットが存在して表面が凸になる場合が多い。なお、
単結晶成長の詳細に説明については、後述する。 最後に、第１図（Ｅ）に示すように、上記の凸部を平
坦化して単結晶領域９を形成し、結晶基材を作製する。 本発明の結晶基材の製造方法によれば、核形成密度の
小さい異種材料層を基体面上に形成し、従来とは逆に核
形成密度の小さい異種材料層をエッチングすることによ
って、結晶成長の中心となる単一の核を形成させる材料
部分を形成するので、エッチング速度の大小を原因とす
る材料の組み合わせ，エッチング方法等の制限によって
従来用いることのできなかった材料を用いることができ
る。 また、本発明の結晶基材の製造方法は、開口部をエッ
チングによって設けて、結晶成長の中心となる単一の核
を形成させる材料部分とするので、結晶成長の中心とな
る単一の核を形成させる材料部分をエッチングによって
残す従来の方法よりも、エッチング面積を大幅に減らす
ことができる。 第２図は本発明による結晶基材を用いたMOS型トラン
ジスタの概略的断面図である。 同図において、15はＰ型半導体領域であり、第１図に
示した製造工程において、単結晶の形成時にＰ型不純物
を一緒にドープすることによって、形成することができ
る。11及び10はＮ型半導体領域であり、それぞれソー
ス，ドレインをなす。13はＰ型半導体領域15及びＮ型半
導体領域11,10上に形成されるゲート酸化膜であり、14
はゲート酸化膜13上に形成されたゲート電極である。 本発明によって製造されたMOS型トランジスタは既に
側壁部のSiO2層が形成されているために、各トランジス
タの分離プロセスを導入する必要がなく、各トランジス
タが絶縁層で完全に分離されているため、ラッチアップ
やα線障害がない等の長所を有する。 なお、MOS型トランジスタの製造工程は通常の半導体
プロセスで形成されるので、説明を略すものとする。 次に、基体面に単結晶シリコンを成長させる単結晶成
長法について詳述する。 まず、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。 まず同図（Ａ）に示すように、基板16上に、基板16と
上記因子の異なる材料から成る薄膜17を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、薄膜18は薄膜17上にのみ成長
し、基板16上には成長しないという現象を生じさせるこ
とができる。この現象を利用することで、自己整合的に
成形された薄膜18を成長させることができ、従来のよう
なレジストを用いたリソグラフィ工程の省略が可能とな
る。 このような選択形成法による堆積を行うことができる
材料としては、たとえば基板16としてSiO2、薄膜17とし
てSi、GaAs、窒化シリコン、そして堆積させる薄膜18と
してSi、Ｗ、GaAs、InP等がある。 第４図は、SiO2の堆積面と窒化シリコンの堆積面との
核形成密度の経時変化を示すグラフである。 同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。 それに対して窒化シリコン（Si3N4）上では、〜４×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。他にS
iH4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用い
て、圧力、温度等を調整することで同様の作用を得るこ
とができる。また、真空蒸着でも可能である。 この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。 このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散係数等の
差によるところが大きいが、Si原子自身によってSiO2が
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる（T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s 53,6839,1982）。 このように堆積面の材料としてSiO2および窒化シリコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように十分に大きな核形成密度差を得るこ
とができる。なお、ここでは堆積面の材料としてSiO2が
望ましいが、これに限らずSiOxであっても核形成密度差
を得ることができる。 勿論、これらの材料に限定されるものではなく、核形
成密度の差が同グラフで示すように核の密度で102倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。 この核形成密度差を得る他の方法としては、SiO2上に
局所的にSiやＮ等をイオン注入して過剰にSiやＮ等を有
する領域を形成してもよい。 このような選択堆積法を利用し、堆積面の材料より核
形成密度の十分大きい異種材料を単一の核だけが成長す
るように十分微細に形成することによって、その微細な
異種材料の存在する箇所だけに単結晶を選択的に成長さ
せることができる。 なお、単結晶の選択的成長は、堆積面表面の電子状
態、特にダングリングボンドの状態によって決定される
ために、核形成密度の低い材料（たとえばSiO2）はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。 第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示
す形成工程図であり、第６図（Ａ）および（Ｂ）は、第
５図（Ａ）および（Ｄ）における基板の斜視図である。 まず、第５図（Ａ）および第６図（Ａ）に示すよう
に、基板19上に、選択堆積を可能にする核形成密度の小
さい薄膜20を形成し、その上に核形成密度の大きい異種
材料を薄く堆積させ、リソグラフィ等によってパターニ
ングすることで異種材料21を十分微細に形成する。ただ
し、基板19の大きさ、結晶構造および組成は任意のもの
でよく、機能素子が形成された基板であってもよい。ま
た、異種材料21とは、上述したように、SiやＮ等を薄膜
20にイオン注入して形成される過剰にSiやＮ等を有する
変質領域も含めるものとする。 次に、適当な堆積条件によって異種材料21だけに薄膜
材料を単一の核が形成される。すなわち、異種材料21
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料21の大きさは、材料の種類によ
って異なるが、数ミクロン以下であればよい。更に、核
は単結晶構造を保ちながら成長し、第５図（Ｂ）に示す
ように島状の単結晶粒22となる。島状の単結晶粒22が形
成されるためには、すでに述べたように、薄膜20上で全
く核形成が起こらないように条件を決めることが必要で
ある。 島状の単結晶粒22は単結晶構造を保ちながら異種材料
21を中心として更に成長し、同図（Ｃ）に示すように薄
膜20全体を覆う。 続いて、エッチング又は研磨によって単結晶23を平坦
化し、第５図（Ｄ）および第６図（Ｂ）に示すように、
所望の素子を形成することができる単結晶層24が薄膜20
上に形成される。 このように堆積面の材料である薄膜20が基板19上に形
成されているために、支持体となる基板19は任意の材料
を使用することができ、更に基板19に機能素子等が形成
されたものであっても、その上に容易に単結晶層を形成
することができる。 なお、上記実施例では、堆積面の材料を薄膜20で形成
したが、選択堆積を可能にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶層を同様に形成
してもよい。 （具体例） 次に、上記例における単結晶層の具体的形成方法を説
明する。 SiO2を薄膜20の堆積面材料とする。勿論、石英基板を
用いてもよいし、金属、半導体、磁性体、圧電体、絶縁
体等の任意の基板上に、スパッタ法、CVD法、真空蒸着
法等を用いて基板表面にSiO2層を形成してもよい。ま
た、堆積面材料としてはSiO2が望ましいが、SiOxとして
のｘの値を変化させたものでもよい。 こうして形成されたSiO2層20上に減圧気相成長法によ
って窒化シリコン層（ここではSi3N4層）を異種材料と
して堆積させ、通常のリソグラフィ技術又はＸ線、電子
線若しくはイオン線を用いたリソグラフィ技術で窒化シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜１μｍ以下の微小な異種材料21を形成する。 続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板11上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。 数十分程度の時間で、SiO2上の窒化シリコンの微細な
異種材料21を中心として、単結晶のSiの粒22が成長し、
最適の成長条件とすることで、その大きさは数十μｍ以
上に成長する。 続いて、SiとSiO2との間にエッチング速度差がある反
応性イオンエッチング（RIE）によって、Siのみをエッ
チングして平坦化することで、粒径制御された多結晶シ
リコン層が形成され、更に粒界部分を除去して島状の単
結晶シリコン層24が形成される。なお、単結晶23の表面
の凹凸が大きい場合は、機械的研磨を行った後にエッチ
ングを行う。 このようにして形成された大きさ数十μｍ以上で粒界
を含まない単結晶シリコン層24に、電界効果トランジス
タを形成すると、単結晶シリコンウエハに形成したもの
に劣らない特性を示した。 また、隣接する単結晶シリコン層24とはSiO2によって
電気的に分離されているために、相補型電界効果トラン
ジスタ（Ｃ−MOS）を構成しても、相互の干渉がない。
また、素子の活性層の厚さが、Siウエハを用いた場合よ
り薄いために、放射線を照射された時に発生するウエハ
内の電荷による誤動作がなくなる。更に、寄生容量が低
下するために、素子の高速化が図れる。また、任意の基
板が使用できるために、Siウエハを用いるよりも、大面
積基板上に単結晶層を低コストで形成することができ
る。更に、他の半導体、圧電体、誘電体等の基板上にも
単結晶層を形成できるために、多機能の三次元集積回路
を実現することができる。 （窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との
十分な核形成密度差を得るには、Si3N4に限定されるも
のではなく、窒化シリコンの組成を変化させたものでも
よい。 RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。 第７図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびＮの組成比との関係を示したグラフ
である。 この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3/SiH4のガス
流量比を４〜10へ変化させると、窒化シリコン膜中のSi
/N比は1.1〜0.58に変化することがオージェ電子分光法
によって明らかとなった。 また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4（S
i/N＝0.75）に近いものであった。 また、SiをアンモニアあるいはN2中で約1200℃熱処理
すること（熱窒化法）で形成される窒化シリコン膜は、
その形成方法が熱平衡下で行われるために、更に化学量
論比に近い組成を得ることができる。 以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い堆積面材料として用いて上記
Siの核を成長させると、その組成比により核形成密度に
差が生じる。 第８図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。同グラフに示すように、窒化シリコン膜の
組成を変化させることで、その上に成長するSiの核形成
密度は大幅に変化する。この時の核形成条件は、SiCl4
ガスを175Torrに減圧し、1000℃でH2と反応させてSiを
生成させる。 このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異種材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。 したがって、核形成密度と、単一の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約４μｍ以下であれば単一の核を
選択できる。 （イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSiO2の表面に局所的にS
i,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2の
堆積面に変質領域を形成し、この変質領域を核形成密度
の高い堆積面材料としても良い。 例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。 続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで１×1016〜１×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。 なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。 こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2面にSiが過剰な変質領域が形成される。こ
のような変質領域が形成されたSiO2堆積面にSiを気相成
長させる。 第９図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。 同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。 したがって、変質領域を十分微細に形成することで、
この変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。 なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。 （CVD以外のSi堆積方法） Siの選択核形成によって単結晶を成長させるには、CV
D法だけではなく、Siを真空中（＜10-6Torr）で電子銃
により蒸発させ、加熱した基板に堆積させる方法も用い
られる。特に、超高真空中（＜10-9Torr）で蒸着を行う
MBE（Molecular Beam Epitaxy）法では、基板温度900℃
以上でSiビームとSiO2が反応を始め、SiO2上でのSiの核
形成は皆無になることが知られている（T.Yonehara,S,Y
oshioka and S.Miyazawa Journal of Applied Physics
53,10,p6839,1983）。 この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。 この場合、SiO2＋Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングが生起してい
る。 これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。 したがって、核形成密度の高い堆積面材料としては、
窒化シリコン以外に、タンタル酸化物（Ta2O5）、窒化
シリコン酸化物（SiON）等を使用しても同様の効果を得
ることができる。すなわち、これらの材料を微小形成し
て上記異種材料とすることで、同様に単結晶を成長させ
ることができる。 以上詳細に説明した単結晶成長法によって、基体面上
に単結晶を成長させることができる。 ［発明の効果］ 以上詳細に説明したように、本発明の結晶基材の製造
方法によれば、核形成密度の小さい異種材料層を基体面
上に形成し、従来とは逆に核形成密度の小さい異種材料
層をエッチングすることによって、結晶成長の中心とな
る単一の核を形成させる材料部分を形成するので、エッ
チング速度の大小を原因とする材料の組み合わせ，エッ
チング方法等の制限を少なくすことができる。 また、本発明の結晶基材の製造方法は、開口部をエッ
チングによって設けて、結晶成長の中心となる単一の核
を形成させる材料部分とするので、結晶成長の中心とな
る単一の核を形成させる材料部分をエッチングによって
残す従来の方法よりも、エッチング面積を大幅に減らす
ことができる、高精度な結晶基材を提供することができ
る。
【図面の簡単な説明】
第１図は本発明の結晶基材の製造方法の一実施例を説明
するための概略的工程図である。 第２図は本発明による結晶基材を用いたMOS型トランジ
スタの概略的断面図である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。 第４図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示す
形成工程図である。 第６図（Ａ）および（Ｂ）は、第５図（Ａ）および
（Ｄ）における基板の斜視図である。 第７図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびＮの組成比との関係を示したグラフで
ある。 第８図は、Si/N組成比と核形成密度との関係を示すグラ
フである。 第９図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。 １……ガラス基板 ２……Si3N4膜 3,6……SiO2膜 ４……側壁部 ５……凹部 ７……微小露出領域 8,9……単結晶領域
するための概略的工程図である。 第２図は本発明による結晶基材を用いたMOS型トランジ
スタの概略的断面図である。 第３図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。 第４図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示す
形成工程図である。 第６図（Ａ）および（Ｂ）は、第５図（Ａ）および
（Ｄ）における基板の斜視図である。 第７図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびＮの組成比との関係を示したグラフで
ある。 第８図は、Si/N組成比と核形成密度との関係を示すグラ
フである。 第９図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。 １……ガラス基板 ２……Si3N4膜 3,6……SiO2膜 ４……側壁部 ５……凹部 ７……微小露出領域 8,9……単結晶領域
Claims (1)
- (57)【特許請求の範囲】 １．成長させるべき結晶とは異なり、核形成密度の大き
な材料から成る表面を有する基体上に、前記表面より核
形成密度の小さい材料から成る異種材料層を形成する工
程と、前記異種材料層に４μｍ以下の大きさを有する開
口を設ける工程と、原料ガスを供給して前記開口によっ
て露出した前記基体の表面上に、成長して単結晶となる
単一核を形成する工程と、引き続き前記単一核より単結
晶を前記異種材料層上に成長させる工程とから成る結晶
基材の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014103A JP2695413B2 (ja) | 1987-01-26 | 1987-01-26 | 結晶基材の製造方法 |
| EP88300573A EP0276960A3 (en) | 1987-01-26 | 1988-01-25 | Process for producing crystal article |
| US07/806,788 US5236546A (en) | 1987-01-26 | 1991-12-12 | Process for producing crystal article |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014103A JP2695413B2 (ja) | 1987-01-26 | 1987-01-26 | 結晶基材の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63182810A JPS63182810A (ja) | 1988-07-28 |
| JP2695413B2 true JP2695413B2 (ja) | 1997-12-24 |
Family
ID=11851786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62014103A Expired - Fee Related JP2695413B2 (ja) | 1987-01-26 | 1987-01-26 | 結晶基材の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0276960A3 (ja) |
| JP (1) | JP2695413B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0307108A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method of forming crystal |
| JPH01290598A (ja) * | 1988-05-17 | 1989-11-22 | Res Dev Corp Of Japan | 微細マルチプローブの製造方法 |
| JP2746301B2 (ja) * | 1988-10-20 | 1998-05-06 | キヤノン株式会社 | 半導体整流素子 |
| US5278092A (en) * | 1989-08-07 | 1994-01-11 | Canon Kabushiki Kaisha | Method of forming crystal semiconductor film |
| JP2577090B2 (ja) * | 1989-08-07 | 1997-01-29 | キヤノン株式会社 | 結晶半導体膜の形成方法 |
| US5196366A (en) * | 1989-08-17 | 1993-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing electric devices |
| DE19845792A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet |
| JP2002289490A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4239788A (en) * | 1979-06-15 | 1980-12-16 | Martin Marietta Corporation | Method for the production of semiconductor devices using electron beam delineation |
| JPS5856322A (ja) * | 1981-09-29 | 1983-04-04 | Nec Corp | 半導体基板の製造方法 |
| JPS58114419A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Ltd | 半導体装置用基板の製造方法 |
| JPS60178620A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体基板の製造方法 |
| JPS61121433A (ja) * | 1984-11-19 | 1986-06-09 | Sharp Corp | 半導体基板 |
| CA1337170C (en) * | 1986-03-31 | 1995-10-03 | Jinsho Matsuyama | Method for forming crystalline deposited film |
| CA1330191C (en) * | 1986-03-31 | 1994-06-14 | Jinsho Matsuyama | Method for forming crystal and crystal article obtained by said method |
-
1987
- 1987-01-26 JP JP62014103A patent/JP2695413B2/ja not_active Expired - Fee Related
-
1988
- 1988-01-25 EP EP88300573A patent/EP0276960A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63182810A (ja) | 1988-07-28 |
| EP0276960A3 (en) | 1988-10-12 |
| EP0276960A2 (en) | 1988-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516604B2 (ja) | 相補性ｍｏｓ集積回路装置の製造方法 | |
| US5236546A (en) | Process for producing crystal article | |
| US5269876A (en) | Process for producing crystal article | |
| US5422302A (en) | Method for producing a three-dimensional semiconductor device | |
| US4800527A (en) | Semiconductor memory device | |
| JPH0782996B2 (ja) | 結晶の形成方法 | |
| JPH0812906B2 (ja) | 光電変換装置の製造方法 | |
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| US4999313A (en) | Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material | |
| JPH0812905B2 (ja) | 光電変換装置及びその製造方法 | |
| JP2505754B2 (ja) | 光電変換装置の製造方法 | |
| JP2695413B2 (ja) | 結晶基材の製造方法 | |
| US5070034A (en) | Process for producing a semiconductor memory device | |
| JP2651144B2 (ja) | 結晶基材の製造方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JP2651145B2 (ja) | 半導体基材の製造方法 | |
| JP2609602B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2515301B2 (ja) | 半導体装置の製造方法 | |
| JP2525773B2 (ja) | 半導体装置及びその製造方法 | |
| JP2651146B2 (ja) | 結晶の製造方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPH0799762B2 (ja) | 半導体メモリ装置 | |
| JP2561263B2 (ja) | 電子放出素子の製造方法 | |
| JPH04162515A (ja) | 結晶基材の製造方法 | |
| JP2592832B2 (ja) | 結晶の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |