JP5388312B2 - ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法 - Google Patents

ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法 Download PDF

Info

Publication number
JP5388312B2
JP5388312B2 JP2011231718A JP2011231718A JP5388312B2 JP 5388312 B2 JP5388312 B2 JP 5388312B2 JP 2011231718 A JP2011231718 A JP 2011231718A JP 2011231718 A JP2011231718 A JP 2011231718A JP 5388312 B2 JP5388312 B2 JP 5388312B2
Authority
JP
Japan
Prior art keywords
germanium
nitride
oxide
spacer
gate conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011231718A
Other languages
English (en)
Other versions
JP2012069964A (ja
Inventor
アシマ・ビー・チャクラバティ
アンソニー・アイ・チョウ
トシハル・フルカワ
スティーブン・ジェイ・ホームズ
ウェズリー・シー・ナッツル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2012069964A publication Critical patent/JP2012069964A/ja
Application granted granted Critical
Publication of JP5388312B2 publication Critical patent/JP5388312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]

Description

本発明は一般に、半導体製造プロセスで半導体(ゲルマニウム)構造を選択的に形成する方法であって、窒化物及び酸化物の表面を化学的酸化物除去(COR)法で処理し、加熱し、窒化物、半導体及び酸化物の表面を加熱された半導体(ゲルマニウム)含有ガスに曝して、窒化物及び半導体の表面上にだけ選択的に半導体(ゲルマニウム)を形成し、酸化物表面上には形成しない方法に関する。
標準的な半導体製造プロセスは、堆積され、成長させられ、パターン形成された酸化物、窒化物及び半導体の組合せをドーピング及び熱処理と共に用いてトランジスタを形成し、それらは後で相互接続されて集積回路を形成する。酸化物、窒化物及び半導体の組合せを用いる、選択的に堆積され又は成長させられた構造は、その選択性が、リソグラフィのアライメントの制約を受けない自己整合型構造及びデバイスの製造を可能にするので、半導体製造に非常に有用である。半導体製造プロセスのために広く用いられる自己整合型構造の例は、スペーサ、サリサイド、ソース/ドレインの注入、及び盛り上がった(raised)ソース−ドレインである。
米国特許第5,573,965号 米国特許第5,679,589号 米国特許第5,721,443号 米国特許第5,719,424号 米国特許第5,723,352号 米国特許第6,074,951号 米国特許第5,282,925号 米国特許第6,074,951号
Silicon Processing For the VLSI Era,Lattice Press(VLSI時代のためのシリコン加工法、Lattice出版)1990年
多結晶シリコンゲート電界効果型トランジスタ(FET)デバイスの性能を向上させるために、トランジスタが反転モードであるときの有効電気的厚さ(Tinv)を減らすことは、チャンネルの長さを縮めることと共に、FET駆動電流の改善の重要な要素の一つである。Tinvは、二つの成分、すなわちゲートの誘電的厚さと多結晶シリコンの空乏層(depletion)厚さとからなる。最近まで、Tinvの低減は、ゲートの誘電的厚さの積極的な低減によって首尾よく遂行されてきた。しかしながら、ゲートの誘電的厚さを2nm以下に減らすことは、薄いゲート誘電体層を通しての直接トンネル現象による指数関数的に増加するゲートのリーク電流のために、ますますより困難になる。ゲート酸化物の厚さの低減によるゲートリーク電流の増加を避けるために、多結晶シリコンの空乏層の厚さを減らすことによってTinvの低減を達成する要求が、ますます生じている。多結晶シリコンの空乏層の厚さを減らすことは、多結晶シリコンゲート中のドーピング濃度を増すことによって達成できる。しかしながら、通常のFET製造プロセスにおいて、単純に注入ドーパントのドーズ量を増すことは、ソース/ドレインがゲートと同時にドープされるので、問題がある。ソース/ドレイン領域におけるドーピング濃度が高すぎると、ソースとドレインがゲート電極の下で相互に向かって拡散し、短チャンネルFETにおいて高リークのデバイスがもたらされる。従って、電界効果型トランジスタの性能を改善するための新しい構造とプロセスが必要である。
一実施形態は、酸化物表面に隣接する窒化物表面から始まるゲルマニウム構造体を選択的に形成する方法を提供する。その方法は、窒化物表面を実質的に無水の化学的酸化物除去(COR:chemical oxide removal)プロセスで処理する。次に、この方法は加熱された酸化物及び窒化物表面を加熱されたゲルマニウム含有ガスに曝す。窒化物表面を加熱されたゲルマニウム含有ガスに曝すプロセスの間に、ゲルマニウムは窒化物表面上にだけ形成され、酸化物表面上には形成されない。
窒化物表面を処理するCORプロセスは、ウェハ表面をHFガスとNHガスの混合物に曝すことを含む。例えば、HFとNHのガス・フローは、1:10から10:1の流量比で供給することができる。そのガスは、1から15mTorr(0.133〜1.995Pa)の間の圧力で約5秒から約300秒の間の時間にわたって供給される。このCORプロセスは、窒化物表面からどんな自然(native)酸化物或いは酸窒化物をも除去し、窒化物表面を、次のゲルマニウム堆積の核を生成できる状態にする。一つの特徴は、このCORプロセスが実質的に無水の気相プロセスであることである。液相又は気相における水は、容易に窒化物表面を再酸化するので、このプロセス中の水を最小限にすることは有利なことである。
COR表面処理が完了した後、ゲルマニウム堆積プロセスは、500℃から900℃の間の高温に加熱されたウェハに、純ゲルマン(GeH)ガス又はGeHを含んだガス混合物を10Torrから300Torr(1330Pa〜39900Pa)までの圧力で流しかけることによって行われる。ゲルマニウムの堆積は、CORによって処理され露出された窒化物表面上にだけ核を生成し、酸化物表面上では核を生成しない。ゲルマン(GeH)気体は、ジクロロゲルマン(GeHCl)又は他のゲルマン含有ガスに代えてもよい。
このことは、選択的に窒化物上に堆積されたゲルマニウム構造体を形成するが、酸化物上には形成しない。このプロセスの1つの応用は、窒化物側壁スペーサから延びたゲルマニウム・スペーサを形成することである。窒化物側壁スペーサに隣接する酸化物表面が存在し、これはゲルマニウムの核生成と堆積を妨げるであろう。例えば、酸化物表面は窒化物側壁スペーサに対して直角に配置することができる。ゲルマニウム構造体(多結晶又はアモルファスゲルマニウム)は、窒化物側壁スペーサに結合され、堆積されたゲルマニウムの厚さの量で決まる丸みのある形状と窒化物スペーサの大きさを持つ。ゲルマニウム構造体は酸化物表面には結合されない。ゲルマニウム構造体と窒化物側壁スペーサとの間の界面には自然酸化物は存在しない。ゲルマニウム構造体の両側面は酸化物表面を覆って延びている。
本発明の方法論は、多くの異なるタイプの構造を製造するのに利用できる。例えば、本発明は電界効果型トランジスタの形成の間に一時的なスペーサを造るために利用できる。この方法では、本発明はソース/ドレインのエクステンション注入(extension implant)をパターニングされたゲート導体構造を有する基板に行う。次に、本発明はゲート導体構造に隣接した窒化物スペーサを形成する。自然酸化物が窒化物表面から除去され、次いで、窒化物スペーサは、加熱されたゲルマン(GeH)のようなゲルマニウム含有ガスに曝されて、選択的に窒化物スペーサ上にだけゲルマニウム構造体を形成する。この後、ゲルマニウム構造体を大きなマスキング側壁として用いて、ソースとドレインの注入をゲートと基板に行う。幅の広いゲルマニウム・スペーサ構造が、ソースとドレインの注入を重要なゲート及びチャンネル領域から遠く離すので、注入ドーズ量を増してゲート中の多結晶シリコンの空乏(depletion)を減らすことができる。次に、ゲルマニウム構造体が除去され、電界効果型トランジスタの残りの素子を完成させることができる。
本発明のこれらの及び他の態様と目的は、以下の説明と添付の図面とを併せて考えれば、よりよく認識され理解されるであろう。しかし、以下の説明は、本発明の実施形態とその多数の詳細を示しているが、実例として与えられたのであって、限定としてではないことを理解すべきである。本発明の範囲内でその趣旨から外れることなしに、多くの改変と変更を行うことができ、本発明はその全ての変更を含む。
部分的に完成されたゲルマニウム構造体の断面略図である。 部分的に完成されたゲルマニウム構造体の断面略図である。 部分的に完成されたゲルマニウム構造体の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。 部分的に完成された電界効果型トランジスタ構造の断面略図である。
本発明は、図面を参照して以下の詳細な説明からより良く理解されるであろう。
本発明、及びその様々な特徴と有利な詳細は、添付の図面に図示され以下の詳細な説明に示されている限定されない実施形態に関してより十分に説明される。図面に示される構造体は、必ずしも一定の縮小比で描かれてはいないことに注意されたい。周知のコンポーネントとプロセス技術の説明は、本発明を不必要にあいまいにしないようにするため省略した。ここで用いられる実施例は、単に、本発明が実施されうる方法の理解を容易にし、さらに当業者が本発明を実施することを可能にするためのものである。したがって、実施例は本発明の範囲を制限するものと解釈されてはならない。半導体プロセス技術は、技術的に良く知られ、多くの参考文献において見いだせる。一例として、関係があるのは、非特許文献1、特許文献1、特許文献2、特許文献3、特許文献4、及び特許文献5である。これら及び他の類似した特許において言及されているプロセス技術と材料は、この技術分野における通常の技術レベルを示している。それらの材料と技術の詳細な考察は、簡潔のため、及び読者が本発明の要点に集中できるように、ここでは避けられる。
以下に説明される本発明は、一般的に丸みのある形状を持つ構造体を選択的に形成する方法を提示する。この構造は多くの利用法を持ち、ここに二、三の例が挙げられる。以下に挙げられる例では、丸みのある構造体は窒化物上に形成されたゲルマニウムを含む。形成プロセスは、半導体、この場合はゲルマニウムを窒化物上に選択的に形成し、隣接する酸化物上には形成しないが、本発明は、酸化物、窒化物、及びゲルマニウムだけに限定されず、その代わりにシリコン、さまざまな組成のシリコン−ゲルマニウム(SiGe)、他の半導体、及び酸窒化物(SiO)を含むどんな類似の材料に対しても適用できる。
図1から図3に示される一実施形態は、一つ又はそれ以上の酸化物表面10に隣接した窒化物表面12から始まるゲルマニウム構造体を選択的に形成する方法を与える。空気に曝された窒化物表面は薄い自然酸化物を形成するが、それが除去されなければゲルマニウムの核生成と堆積を妨げるであろう。この方法は、自然酸化物14を窒化物表面12からほとんど無水の化学的酸化物除去(COR)プロセス(図1の矢印16で示される)中で除去する。図2は自然酸化物14が除去された後の構造を示す。CORプロセスによって酸化物10の一部も除去されるので、酸化物はCORプロセスの間に完全に除去されるのを防ぐために、十分に厚くなければならない。酸化物10が薄すぎてCORが酸化物を完全に除去した場合には、下にある基板が露出され、ゲルマニウムの堆積が、露出された窒化物に加えて露出された基板上でも進むであろう。
自然酸化物14を除去するプロセスは、水又は湿気の存在が最小限であることを確実にしながら、自然酸化物14を含めた全表面をHFとNHガスの混合物のような気相エッチャントに曝すことを含む。このプロセスはCORとして知られ、特許文献6及び特許文献7に開示されている。この用途に関する固有の有益なこのCORプロセスの特性は、CORプロセスが拡散を制限することである。従って、このプロセスは良く制御された仕方で正確な量の酸化物を除去することができ、このことは酸化物10の一部を保持するために重要である。水は窒化物表面上に自然酸化物を再形成する傾向を持つので、このプロセス中に水が存在しないことは有益である。
化学的酸化物除去(COR)プロセスは、HFとNHの混合物のフローに加えられた水のフローを用いて行うことが可能であるが、自然酸化物を再形成しないことが望ましいので、この用途に水のフローを加えるのは都合の良いことではない。HFとアンモニアの混合物が何らかの二酸化シリコンと反応した際に反応生成物として生じる少量の水は、HFとNHガスがチャンバ中を流れているときに直ちに押出され、それ故に窒化物表面の準備を妨げない。CORは、過剰の水による妨害なしに反応性が大きいHFを用いて表面の準備を可能にする。特許文献8に説明されているように、典型的な流速は、HFに関して28から50sccm(46.7〜83.4×10−8/秒)、及びアンモニアに関しては14から28sccm(23.3〜46.7×10−8/秒)であろう。HF:NH比は、1:10から10:1の範囲にすることができ、例えば2:1とすることができる。HFとNHを組み合わせた分圧の範囲は、6mTorr(0.798Pa)を一例として1から15mTorr(0.133〜1.995Pa)である。COR処理時間は約5秒から約300秒の間であるが、より短い又は長い時間が可能である(約45秒から約180秒の間のように)。CORは、例えば23℃で実行できるが、より高い又は低い温度での実施も可能である。
次に、図2に示されるように、この方法は、加熱された酸化物表面10及びCORで処理されている窒化物表面12を、矢印20で表されるGeH又はGeHと他のガスとの混合物のようなゲルマニウム含有ガスに曝す。ゲルマニウムの堆積は、590℃を一例として500°から900℃の間の温度で実行できる。温度は、堆積されるゲルマニウムのミクロ構造に影響を与え、その構造はアモルファスから多結晶、結晶まで変化しうる。ゲルマニウム堆積のための圧力は、例えば、約160Torr(21300Pa)の圧力を一例として10Torrから300Torr(1330〜39900Pa)の範囲とすることができる。堆積時間は、堆積されるべきゲルマニウムの量によって選択され、10秒及びそれ以上とすることができる。窒化物表面12を加熱されたゲルマニウム蒸気20に曝す処理の間に、CORで前処理された窒化物表面12の上にだけゲルマニウムが形成され、酸化物表面10の上には形成されない。GeHガスは、窒素、アルゴンのような不活性気体か、或いはエッチャントとして作用して酸化物に対する処理の選択性を増すことができるHClのような相補的な反応性ガスを含む他の気体と任意選択で混合してもよい。SiHをGeHと種々の比で混合して異なった組成のSiGeを堆積してもよく、或いは極端な場合、SiHだけを用いて前述のゲルマニウムの代わりに多結晶又はアモルファスのシリコンを堆積することができる。
図3に示されるように、この方法は、窒化物表面12上に選択的に形成される丸み形状を有する球状の(bulbous)ゲルマニウム構造体30(或いは丸い角部を有する長方形の構造)をもたらす。ゲルマニウム構造体30は、多結晶またはアモルファスあるいはその両方のゲルマニウムを含む。ゲルマニウム構造体30は、窒化物表面12にだけ結合され、隣接の酸化物表面10には結合されない。ゲルマニウム構造体30と窒化物表面12の間の界面には自然酸化物14は存在しない。構造体30が球状であるため、ゲルマニウム構造体30の両側面は、堆積されたゲルマニウムの厚さに応じて酸化物表面10を覆って広がる。シリコン、ゲルマニウム、或いはシリコン−ゲルマニウムのような露出した半導体表面があれば、ゲルマニウムの堆積は、露出した半導体表面上にも同様に核生成するであろう。この構造体は、ここに提供された実施例には明示的には示されていないが、この付加的な構造体は、他の構造及びデバイスを構築するのに有用であることが理解されよう。
本発明は、本明細書において酸化物、窒化物、及びゲルマニウム構造体に関して論じられているが、当業者は、本発明がこれらの特定の実施例に限定されるのではなくて、本発明は、任意の構造、又は、あるクラス(種類)の材料を異なったクラスの材料の上に選択的に形成するプロセス、に応用できることを理解するであろう。集積回路デバイス(より具体的には半導体ベースの集積回路デバイス)の技術分野においては、通常、材料は絶縁体、導体、又は半導体として分類される。上記の実施例においては、本発明は一つのクラスの材料の構造から始めて、次いでその初めの構造の上に異なるクラスの材料を選択的に形成する。例えば、図1から図3において、酸化物10と窒化物12は両方とも絶縁体(第1クラスの材料)であり、一方、ゲルマニウム構造体30は半導体(第2クラスの材料)である。自然酸化物14を除去することによって、本発明は、この第2クラスの材料30を選択的に絶縁体12の上に形成し、しかし他の絶縁体10の上には形成しないようにすることができる。同様に、当業者は、絶縁体を選択的に半導体上及び導体上に形成することができ、そして導体を同じ方法により選択的に絶縁体上及び半導体上に形成できると理解するであろう。さらに、本発明は、異なるタイプの第1クラスの材料を有する層が、選択的に形成された第2クラスの材料を含んでいる、これまで知られていない構造体を提供する。従って、本発明は、実施例に示されている酸化物、窒化物、及びゲルマニウム構造体に限定されず、その代わりに、本発明は、異なるタイプの第1クラス材料を有する層の上に第2クラスの材料が選択的に形成される状態に広く適用され、これらの材料のクラスは導体、絶縁体、及び半導体を含むことができる。
そのような構造体30の用途は基本的に限定されない。例えば、構造体30は、支持部材、絶縁体、犠牲部材、後でドープされて導体を形成する部材として用いることができる。または電気デバイスの一部として用いることができる。窒化物上へのゲルマニウムの選択的堆積の利点の一つは、結果として得られる構造が自己整合的(self−aligned)であることである。これは図3に示されており、通常のリソグラフィに基づく構造の画定による位置ずれを排除するプロセス自体の性質によって、ゲルマニウムが窒化物表面12に対して整列する。図4から図13に示される実施例は、以下に論じられるように、本発明の一つの利用方法を示すために、不純物注入プロセスの間、構造体30を犠牲スペーサ80(図10と図11に示される)として用いる。
図4から図13に示される実施例を参照すると、本発明は、電界効果型トランジスタの形成の間に一時的なスペーサを形成するために利用できる。このプロセスは、ダイオード、バイポーラ・トランジスタ、バーティカル(垂直型)・トランジスタ、プレーナー(平面型)・トランジスタ等を含むどんなタイプの集積回路構造にも利用できる。このプロセスは、図4に示される通常のFETゲート構造から始まる。
さらに具体的には、図4に示されるように、通常のプロセスを用いて、本発明は、好ましくは適切なウェル(井戸型)注入を含んだ任意のウェハなどの基板40の上に、ゲート絶縁体層42(酸化物層など)を形成する。次に、化学気相堆積法及びフォトリソグラフィのような通常の堆積及びパターニング・プロセスのいずれかを用いて、ゲート絶縁体層42の上にゲート導体44をパターニングする。ゲート導体44は、既知の又は将来開発されるどんな形の導体をも含むことができる。一つ又はそれ以上の絶縁体またはキャップあるいはその両方46が、ゲート導体44の両側面及び上面の上に形成/成長させられるが、上面及び側面の厚さは異なった厚さ及び組成であってもよい。部材(item)46は、当業者が良く知っているように、製造される特定のデバイスに応じて、単一の又は複数の構造を含むことができる。例えば、ゲート導体44の上面の部材46は、標準的なゲート導体パターニングに使用されるのと同じ酸化物のハードマスクであってよい。ゲート導体側面の部材46は、ポリ導体(poly conductor)のパターニングとエッチングの後で一般に行われる、標準的なポリ導体の再酸化によって形成される酸化物であってよい。ポリ導体46の上面及び両側面上に酸化物46を形成するために、プロセスのこれら特定の組合せを使用することは、標準的製造プロセス中に既に存在する酸化物構造を用いる利点を有するが、部材46を形成する他の手段も可能である。COR処理は部材46の上面の一部を除去することになるので、ゲート導体44上面の部材46は、続いて行われる後述のCOR処理に耐えるに十分な厚さで形成しなければならない。導体の側面の部材46は、特定の用途に応じて自由に選択できる。同様に、基板上の酸化物である部材42も、次のCOR処理に耐えるに十分な厚さで形成しなければならない。
矢印48は、ソース/ドレインのエクステンション領域50のような第1レベルの不純物50を生成する不純物注入を表す。この注入はゲート44の縁で行われるので、良好な短チャンネルのトランジスタの特性を保持するために一般に低濃度で行われ、基板中のウェル注入に対して反対のタイプのドーパントである。基板40の中のウェル注入及びエクステンション注入50に使用される不純物は、製造されるトランジスタ又は構造のタイプに応じて異なるであろう。さらに、本発明は、一つのタイプのトランジスタがマスクを用いて保護され、一方、他のタイプのトランジスタが不純物注入を受けるといったような相補的なタイプのトランジスタを同時に形成する周知のプロセス技術と同程度に有用である。本発明の主要な点に集中するために、図面には単一のトランジスタだけが示されているが、しかし、当業者が理解するように、複数の種々のタイプのトランジスタ(相補型トランジスタなど)を本発明によって同時に形成することができる。
次に、図5に示されるように、本発明は絶縁体46の上に側壁スペーサ54を形成する。側壁スペーサを形成するプロセスは、当業者に良く知られており、一般に、共形(コンフォーマル)層の堆積とそれに続く異方性のエッチング(directional etch)を含み、そのエッチングは、垂直表面から材料を除去するよりも高い速度で水平表面から材料を除去し、垂直表面上に材料を残して側壁スペーサを形成する。この実施形態においては、側壁スペーサ54は窒化物を含むが、しかし、上記のように、窒化物の代わりに異なるタイプの材料を用いることができる。スペーサ54が大気に曝されると、その上に自然酸化物52が自然に形成される。側壁スペーサ54を形成するためのエッチングは、スペーサ54の先端がゲート導体44の上面に比べて過剰に引き下ろされないように行わなければならない。図5に示されるように、スペーサ54の先端は、ゲート導体44の上面のコーナーより上にあって、ゲート導体44のコーナー領域をCOR処理の間に露出しないように保護することが好ましい。側壁スペーサ54がゲート導体44の先端縁より下に引き下ろされる場合には、ゲート導体44の側壁上の部材46の厚さは、COR処理に耐えるのに十分なだけ厚くなくてはならない。スペーサ54、又は通常の堆積層と異方性エッチングによって生成された任意のスペーサの最大幅は、ゲート44の高さによって決まり、それ故にスペーサ54は、多くの用途のために十分なだけ幅を広くすることができないことは注意に値する。本発明はこの問題を、以下に説明するように、通常のスペーサよりはるかに幅を広くできるスペーサを形成することによって克服する。
図6から図7は、基板40の内部に第2の不純物層58を形成するために第2の不純物注入56が行われる一実施形態を示す。この注入層58は、スペーサ54によって重要なチャンネル領域から離されるので、注入層(implant)50より深くすることができ、より高いドーズ量のソース・ドレインの注入層を有することができ、そのことが良好な短チャンネル・トランジスタの特性を維持する。上記のように、より深くより高いドーズは、より低い抵抗を与え、トランジスタの駆動電流を改良する。しかしながら、注入層58が後の熱処理の間に横方向に拡散することがあるため、ソースとドレインが互いに近づき過ぎないようにするのに十分なだけスペーサ54の幅を広くできないので、注入は、深すぎたりドーズ量を高くしすぎたりしてはならない。従って、下記のように、より幅の広いスペーサが必要である。代わりの方法として、この第2の不純物注入層は、図12に関して以下で論じられるように形成することができる。
図5に示される構造を用いて、プロセスは図8に示されるように進行し、ここでは側壁スペーサ54から自然酸化物52を除去するために、気相化学的酸化物除去プロセス(上で詳細に論じられている)が利用されている。結果として得られる、自然酸化物52の無い構造は図9に示される。次に、やはり上で詳細に論じられ、図10に示されるように、本発明は丸みのある構造体80を形成し、その構造体は、例えば、ゲルマニウム、SiGe、又はSiを含みうる。この実施例において、ゲルマニウムの堆積の選択性のために、ゲルマニウム構造体80は、側壁54の上にだけ形成され、窒化物側壁スペーサに隣接した酸化物表面である酸化物42又は46の上には形成されない。この実施例においては、酸化物表面は、窒化物側壁スペーサ42に対して或る角度(例えば直角)をなす位置にされる。ゲルマニウム・スペーサ80の幅は、堆積される厚さを増す又は減ずることにより、より幅を広く又は狭くできる。スペーサ80は、もはやゲート導体44の高さによる制限を受けないので、通常のスペーサ54よりはるかに幅を広くできる。
この後、ゲルマニウム構造体80を大きなマスキング側壁として用いて、本発明は、ゲート導体44に別の不純物注入92を行って、基板40内に付加的なソース及びドレインの注入層90を形成する。スペーサ80は非常に幅を広く形成されているので、基板40内への注入はゲート導体44から遠く離され、そのことが高ドーズ量の不純物注入92に関する短チャンネル・トランジスタの劣化を防ぐ。このようにして、ゲート導体44内へのドーピングのレベルを、多結晶シリコンの空乏層の厚さを減らし、従ってより低いTinvを達成するのに適当なレベルまで増加させることができる。このより低いTinvは、ゲート酸化物リーク電流が増加する不利を伴う、ゲート酸化物の厚さを減少することなしに、達成できることに留意されたい。
次に、図12に示されるように、ゲルマニウム構造体80は、過酸化水素(hydrogen peroxide)と水の混合物中でのリンスなどの任意の選択的材料除去プロセスを用いて、随意に除去することができる。そのような材料除去プロセスは、残りの構造には影響を与えずにゲルマニウム構造体80を除去するであろう。構造体80に関してゲルマニウム組成が説明されているが、SiGe、Si、又は他の材料などのような他の組成も可能である。ゲルマニウムは、残りの構造には影響を与えない過酸化水素と水の混合物によって容易に除去できるので、特に都合がよい。次に、図6から図7に示されるプロセスが行われていない場合には、付加的な不純物の注入102によって付加的な注入層100が形成される。これに続いて、図13に示されるように、ソース/ドレイン中及びゲート導体中のドーパントの活性化アニール、シリサイド112の形成、絶縁体114の堆積と平坦化、及びコンタクト110の形成と配線、を含んだ良く知られたプロセス・ステップが実施されて、構造体が完成する。
従って、本発明は、パターニングされたゲート導体構造の周りで基板内にソース/ドレインのエクステンション注入を行う。本発明は、ゲート導体構造に隣接する窒化物スペーサを形成する。自然酸化物が窒化物表面から除去され、次いで窒化物スペーサを含む加熱されたウェハが、加熱されたゲルマニウム蒸気に曝されて、ゲルマニウム構造体が窒化物スペーサ上にだけ選択的に形成される。この後、ゲルマニウム構造体を大きなマスキング側壁として用いて、本発明は基板内にソース及びドレインの注入を行う。ゲルマニウム構造体は随意に除去することができ、残りの電界効果型トランジスタの素子が完成する。
したがって、上に示されるように、本発明は多くの用途を持った新規の丸みを有する構造体を提供する。例えば、本発明は、電界効果型トランジスタの製造中、ソース/ドレイン不純物注入のプロセス中に、非常に大きな犠牲スペーサを利用できるようにする。このことは、ゲート及びソース/ドレインの注入ドーズ量を増加することに伴う通常の製造法の問題を同時に克服する。より高いドーピング・レベルは多結晶の空乏層の厚さを減ずることができ、そのことがゲート酸化物の厚さを減ずるか又はゲート酸化物リークを増すことなしにTinvの厚さを減ずるため、ゲート導体の注入ドーズ量を増加することには重要な利点がある。しかし、典型的な半導体製造プロセスにおいては、ゲート導体とソース/ドレインが同じ注入ドーズ量を受けるので、上層の注入ドーズ量は、典型的にはソース/ドレインが耐えられるドーズ量によって制限され、そのことがTinvの最低値の達成を妨げる。短チャンネルデバイスにおいては、横方向の注入の散在と、ソース/ドレインのドーピングの相互に向かう横方向の拡散が、重大な短チャンネルの劣化をもたらし、それが高リーク性のFETデバイスに至らしめるので、ソース/ドレイン注入はあまり高くはできない。本発明は、重要なチャンネル領域の近くでのソース/ドレイン注入からゲート注入を効果的に切り離すことによってこの制約を克服するために、犠牲ゲルマニウム・スペーサを利用する。この新規な犠牲ゲルマニウム・スペーサが、共形堆積と異方性エッチングによって形成される通常のスペーサより十分に幅を広くできるので、ゲート注入のドーズ量は、FETソース/ドレイン特性への悪影響なしに増すことができる。このスペーサの幅の広さが基板中への注入をゲートから十分に遠く離し、その結果、FETは短チャンネル劣化を被らず、ゲートのドーピング・レベルを増してTinvを減少させることができる。
本発明は好ましい実施形態を用いて説明されてきたが、当業者は、本発明が添付の請求項の精神とその範囲内での変更を伴って実施できることを認識するであろう。 まとめとして、本発明の構成について以下の事項を開示する。
(1)第1絶縁体表面と、前記第1絶縁体表面に隣接する第2絶縁体表面と、 前記第1絶縁体表面に結合された球状の半導体構造体と、を有し、前記半導体構造体が前記第2絶縁体表面上には形成されない、半導体構造体。
(2)前記半導体構造体がシリコン・ゲルマニウムからなる、上記(1)に記載の構造体。
(3)前記半導体構造体がゲルマニウムからなる、上記(1)に記載の構造体。
(4)前記半導体構造体と前記第1絶縁体表面との間の界面に自然酸化物が存在しない、上記(1)に記載の構造体。
(5)前記半導体構造体の両側面が前記第2絶縁体表面を覆って広がる、上記(1)に記載の構造体。
(6)窒化物側壁スペーサと、前記窒化物側壁スペーサに隣接し、前記窒化物側壁スペーサに対して或る角度をなすように配置された酸化物表面と、前記窒化物側壁スペーサに結合され、前記酸化物表面上には形成されていない球状のゲルマニウム構造体と、を有するゲルマニウム構造体。
(7)前記ゲルマニウム構造体がシリコン・ゲルマニウムからなる、上記(6)に記載の構造体。
(8)前記ゲルマニウム構造体がゲルマニウムからなる、上記(6)に記載の構造体。
(9)前記球状のゲルマニウム構造体と前記窒化物側壁スペーサとの間の界面に自然酸化物が存在しない、上記(6)に記載の構造体。
(10)前記ゲルマニウム構造体の側面が前記酸化物表面の上まで広がる、上記(6)に記載の構造体。
(11)半導体構造体を選択的に形成する方法であって、第2絶縁体表面に隣接する第1絶縁体表面を準備するステップと、前記第1絶縁体表面から自然酸化物を除去するステップと、前記第1絶縁体表面及び前記第2絶縁体表面を加熱するステップと、前記第1絶縁体表面及び前記第2絶縁体表面を半導体含有ガスに曝すステップと、を含む方法。
(12)前記曝すステップの間に、半導体が前記第1絶縁体表面上にのみ形成され、前記第2絶縁体表面上には形成されない、上記(11)に記載の方法。
(13)前記半導体含有ガスがゲルマン(GeH)又はジクロロゲルマン(GeHCl)を含む、上記(11)に記載の方法。
(14)前記曝すステップが、前記半導体含有ガスを約500℃から900℃の間のウェハ温度において10Torrから300Torrの間の圧力で供給することを含む、上記(11)に記載の方法。
(15)前記自然酸化物を前記除去するステップが、化学的酸化物除去プロセスを含む、上記(11)に記載の方法。
(16)前記自然酸化物を前記除去するステップが、前記自然酸化物をHF及びNHガスに曝すものであることを含む、上記(11)に記載の方法。
(17) 前記HFが前記NHの2倍の流速で供給される、上記(16)に記載の方法。
(18) 前記HF及びNHが、約1mTorrから15mTorrの間の圧力で約5秒から約300秒の間の時間にわたって供給される、上記(16)に記載の方法。
(19)ゲルマニウム構造体を選択的に形成する方法であって、酸化物表面に隣接する窒化物表面を準備するステップと、前記窒化物表面から自然酸化物を無水の化学的酸化物除去プロセス中で除去するステップと、前記窒化物表面と前記酸化物表面を加熱するステップと、前記酸化物表面と前記窒化物表面をゲルマニウム含有ガスに曝すステップと、を含む方法。
(20)前記曝すステップの間に、ゲルマニウムが前記窒化物表面上にのみ形成され、前記酸化物表面上には形成されない、上記(19)に記載の方法。
(21)前記ゲルマニウム含有ガスが、ゲルマン(GeH)又はジクロロゲルマン(GeHCl)を含む、上記(19)に記載の方法。
(22)前記曝すステップが、前記ゲルマニウム含有ガスを約500℃から900℃の間のウェハ温度において約10Torrから300Torrの間の圧力で供給することを含む、上記(19)に記載の方法。
(23)前記自然酸化物を前記除去するステップが、前記自然酸化物をHF及びNHガスに曝すものであることを含む、上記(19)に記載の方法。
(24)前記HFが前記NHの2倍の流速で供給される、上記(23)に記載の方法。
(25)前記HF及びNHが、約1mTorrから15mTorrの間の圧力で約5秒から約300秒の間の時間にわたって供給される、上記(23)に記載の方法。
(26)トランジスタ構造体を選択的に形成する方法であって、第1絶縁体表面を基板上に形成するステップと、ゲート導体構造体を前記第1絶縁体表面上にパターニングするステップと、ソース/ドレインのエクステンション注入を前記ゲート導体構造体に隣接する前記基板の領域に行うステップと、第2絶縁体スペーサを前記ゲート導体構造体に隣接して形成するステップと、自然酸化物を前記第2絶縁体スペーサから除去するステップと、前記トランジスタ構造体を加熱するステップと、前記トランジスタ構造体を半導体含有ガスに曝して、前記第2絶縁体スペーサ上に選択的に半導体構造体を形成するステップと、ソース及びドレインの注入を前記基板と前記ゲート導体構造体の中に行うステップと、 前記半導体構造体を除去するステップと、を含む方法。
(27)前記曝すステップの間に、前記半導体構造体が前記第2絶縁体スペーサ上にだけ形成され、前記第1絶縁体表面上には形成されない、上記(26)に記載の方法。
(28)前記半導体含有ガスが、ゲルマン(GeH)又はジクロロゲルマン(GeHCl)を含む、上記(26)に記載の方法。
(29)前記曝すステップが、前記半導体含有ガスを約500℃から900℃の間のウェハ温度において約10Torrから300Torrの間の圧力で供給するものであることを含む、上記(26)に記載の方法。
(30)前記自然酸化物を前記除去するステップが、化学的酸化物除去プロセスを含む、上記(26)に記載の方法。
(31)前記自然酸化物を前記除去するステップが、前記自然酸化物をHFとNHガスに曝すことを含む、上記(26)に記載の方法。
(32)前記HFが前記NHの2倍の流速で供給される、上記(31)に記載の方法。
(33)前記HF及びNHが、約1mTorrから15mTorrの間の圧力で約5秒から約300秒の間の時間にわたって供給される、上記(31)に記載の方法。
(34)トランジスタ構造体を選択的に形成する方法であって、基板上に酸化物表面を形成するステップと、前記酸化物表面の上にゲート導体構造体をパターニングするステップと、ソース/ドレインのエクステンション注入を、前記ゲート導体構造体に隣接する前記基板の領域に行うステップと、前記ゲート導体構造体に隣接する窒化物スペーサを形成するステップと、前記窒化物スペーサから自然酸化物を除去するステップと、前記トランジスタ構造体を加熱するステップと、前記トランジスタ構造体をゲルマニウム含有ガスに曝して、前記窒化物スペーサ上にゲルマニウム構造体を選択的に形成するステップと、ソース及びドレインの注入を前記基板及び前記ゲート導体構造体に行うステップと、前記ゲルマニウム構造体を除去するステップと、を含む方法。
(35)前記曝すステップの間に、前記ゲルマニウム構造体が前記窒化物スペーサ上にだけ形成され、前記酸化物表面上には形成されない、上記(34)に記載の方法。
(36)前記ゲルマニウム含有ガスが、ゲルマン(GeH)又はジクロロゲルマン(GeHCl)を含む、上記(34)に記載の方法。
(37)前記曝すステップが、前記ゲルマニウム含有ガスを約500℃から900℃の間のウェハ温度において約10Torrから300Torrの間の圧力で供給することを含む、上記(34)に記載の方法。
(38)前記自然酸化物を前記除去するステップが、化学的酸化物除去プロセスを含む、上記(34)に記載の方法。
(39)前記自然酸化物を前記除去するステップが、前記自然酸化物をHF及びNHガスに曝すことを含む、上記(34)に記載の方法。
(40)前記HFが前記NHの2倍の流速で供給される、上記(39)に記載の方法。
(41)前記HF及びNHが、約1mTorrから15mTorrの間の圧力で約5秒から約300秒の間の時間にわたって供給される、上記(39)に記載の方法。
40:基板42:ゲート絶縁体層44:ゲート導体54:側壁スペーサ100:注入層(inplant)110:コンタクト112:シリサイド114:絶縁体

Claims (4)

  1. 窒化物側壁スペーサと、
    前記窒化物側壁スペーサに隣接し、前記窒化物側壁スペーサに対して或る角度をなすように配置された酸化物表面と、
    前記窒化物側壁スペーサに結合され、前記酸化物表面上には形成されていない球状のゲルマニウム構造体と、
    を有するゲルマニウム構造体。
  2. ゲルマニウム構造体を選択的に形成する方法であって、
    酸化物表面に隣接する窒化物表面を準備するステップと、
    前記窒化物表面から自然酸化物をHF及びNHのガスを用いた無水の化学的酸化物除去(COR)プロセス中で除去するステップと、
    前記窒化物表面と前記酸化物表面を加熱するステップと、
    前記酸化物表面と前記自然酸化物の除去後の前記窒化物表面をゲルマニウム含有ガスに曝すことにより前記窒化物表面にのみ選択的にゲルマニウムを形成するステップと、を含む方法。
  3. トランジスタ構造体を選択的に形成する方法であって、
    第1絶縁体表面を基板上に形成するステップと、
    ゲート導体構造体を前記第1絶縁体表面上にパターニングするステップと、
    ソース及びドレインのエクステンション注入を前記ゲート導体構造体に隣接する前記基板の領域に行うステップと、
    第2絶縁体スペーサを前記ゲート導体構造体に隣接して形成するステップと、
    自然酸化物を前記第2絶縁体スペーサから除去するステップと、
    前記トランジスタ構造体を加熱するステップと、
    前記トランジスタ構造体を半導体含有ガスに曝して、前記第2絶縁体スペーサ上に選択的に半導体構造体を形成するステップと、
    ソース及びドレインの注入を前記基板と前記ゲート導体構造体の中に行うステップと、
    前記半導体構造体を除去するステップと、を含む方法。
  4. トランジスタ構造体を選択的に形成する方法であって、
    基板上に酸化物表面を形成するステップと、
    前記酸化物表面の上にゲート導体構造体をパターニングするステップと、
    ソース及びドレインのエクステンション注入を、前記ゲート導体構造体に隣接する前記基板の領域に行うステップと、
    前記ゲート導体構造体に隣接する窒化物スペーサを形成するステップと、
    前記窒化物スペーサから自然酸化物を除去するステップと、
    前記トランジスタ構造体を加熱するステップと、
    前記トランジスタ構造体をゲルマニウム含有ガスに曝して、前記窒化物スペーサ上にゲルマニウム構造体を選択的に形成するステップと、
    ソース及びドレインの注入を前記基板及び前記ゲート導体構造体に行うステップと、
    前記ゲルマニウム構造体を除去するステップと、を含む方法。
JP2011231718A 2005-09-12 2011-10-21 ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法 Expired - Fee Related JP5388312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/905,587 US7705385B2 (en) 2005-09-12 2005-09-12 Selective deposition of germanium spacers on nitride
US10/905587 2005-09-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006001706A Division JP5270067B2 (ja) 2005-09-12 2006-01-06 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法

Publications (2)

Publication Number Publication Date
JP2012069964A JP2012069964A (ja) 2012-04-05
JP5388312B2 true JP5388312B2 (ja) 2014-01-15

Family

ID=37855727

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006001706A Expired - Fee Related JP5270067B2 (ja) 2005-09-12 2006-01-06 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法
JP2011231718A Expired - Fee Related JP5388312B2 (ja) 2005-09-12 2011-10-21 ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006001706A Expired - Fee Related JP5270067B2 (ja) 2005-09-12 2006-01-06 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法

Country Status (4)

Country Link
US (3) US7705385B2 (ja)
JP (2) JP5270067B2 (ja)
CN (1) CN100570884C (ja)
TW (2) TW200713464A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687804B2 (en) * 2008-01-08 2010-03-30 International Business Machines Corporation Method for fabricating a semiconductor structures and structures thereof
US8580646B2 (en) * 2010-11-18 2013-11-12 International Business Machines Corporation Method of fabricating field effect transistors with low k sidewall spacers
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US10037923B1 (en) * 2017-04-19 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Forming transistor by selectively growing gate spacer
CN109309006B (zh) * 2017-07-27 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP7221187B2 (ja) * 2019-09-30 2023-02-13 東京エレクトロン株式会社 成膜方法、及び成膜装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624925A (en) * 1979-08-08 1981-03-10 Hitachi Ltd Selective growth of silicon
JPS5854684A (ja) 1981-09-08 1983-03-31 テキサス・インスツルメンツ・インコ−ポレイテツド 太陽エネルギ−変換装置
JPS63239934A (ja) * 1987-03-27 1988-10-05 Canon Inc 半導体基材の製造方法
JPH01157517A (ja) * 1987-08-24 1989-06-20 Canon Inc 結晶の形成方法
US5066616A (en) * 1989-06-14 1991-11-19 Hewlett-Packard Company Method for improving photoresist on wafers by applying fluid layer of liquid solvent
US5153145A (en) 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US5202284A (en) * 1989-12-01 1993-04-13 Hewlett-Packard Company Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2
TW203148B (ja) 1991-03-27 1993-04-01 American Telephone & Telegraph
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US5721443A (en) 1995-07-13 1998-02-24 Micron Technology, Inc. NMOS field effect transistors and methods of forming NMOS field effect transistors
US5723352A (en) 1995-08-03 1998-03-03 Taiwan Semiconductor Manufacturing Company Process to optimize performance and reliability of MOSFET devices
US5719424A (en) 1995-10-05 1998-02-17 Micron Technology, Inc. Graded LDD implant process for sub-half-micron MOS devices
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding
US6074951A (en) 1997-05-29 2000-06-13 International Business Machines Corporation Vapor phase etching of oxide masked by resist or masking material
US6242785B1 (en) * 1999-01-26 2001-06-05 Advanced Micro Devices, Inc. Nitride based sidewall spaces for submicron MOSFETs
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100406537B1 (ko) * 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6617619B1 (en) * 2002-02-04 2003-09-09 Newport Fab, Llc Structure for a selective epitaxial HBT emitter
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7611995B2 (en) * 2003-04-22 2009-11-03 Tokyo Electron Limited Method for removing silicon oxide film and processing apparatus
KR100539278B1 (ko) * 2003-09-22 2005-12-27 삼성전자주식회사 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법.
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
JP4143584B2 (ja) * 2004-09-01 2008-09-03 株式会社東芝 半導体装置の製造方法
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
US20070039924A1 (en) * 2005-08-18 2007-02-22 Tokyo Electron Limited Low-temperature oxide removal using fluorine

Also Published As

Publication number Publication date
TWI496221B (zh) 2015-08-11
JP2007081361A (ja) 2007-03-29
US7888241B2 (en) 2011-02-15
TW200713464A (en) 2007-04-01
US20070059894A1 (en) 2007-03-15
US7705385B2 (en) 2010-04-27
US20110034000A1 (en) 2011-02-10
CN100570884C (zh) 2009-12-16
TW201403719A (zh) 2014-01-16
US8900961B2 (en) 2014-12-02
JP5270067B2 (ja) 2013-08-21
JP2012069964A (ja) 2012-04-05
CN1933175A (zh) 2007-03-21
US20080242041A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US6703648B1 (en) Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
KR102010140B1 (ko) 반도체 스트립 내에 도핑된 영역을 형성하는 방법
US6657223B1 (en) Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
JP5388312B2 (ja) ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法
US6440807B1 (en) Surface engineering to prevent EPI growth on gate poly during selective EPI processing
JP2008508723A (ja) シリサイド領域を有する半導体デバイスの製造方法
JP2002198526A (ja) 半導体装置の製造方法
JP2877104B2 (ja) 半導体装置の製造方法
US6867428B1 (en) Strained silicon NMOS having silicon source/drain extensions and method for its fabrication
US7514331B2 (en) Method of manufacturing gate sidewalls that avoids recessing
KR100588035B1 (ko) Mos 트랜지스터 게이트 코너의 산화를 향상시키는 방법
KR100314276B1 (ko) 반도체 소자의 제조방법
KR100938322B1 (ko) Mos 트랜지스터 형성 방법 및 mos 트랜지스터들을 구비한 집적 회로
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
US7648886B2 (en) Shallow trench isolation process
KR100593752B1 (ko) 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법
JP2005026707A (ja) 半導体装置及びその製造方法
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
US20060276017A1 (en) MOS transistor and fabrication method thereof
KR100525912B1 (ko) 반도체 소자의 제조 방법
JP2006352162A (ja) 半導体装置の製造方法
JP5720244B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100476666B1 (ko) 반도체 소자의 제조 방법
JP2006108251A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees