JP2006352162A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006352162A JP2006352162A JP2006237955A JP2006237955A JP2006352162A JP 2006352162 A JP2006352162 A JP 2006352162A JP 2006237955 A JP2006237955 A JP 2006237955A JP 2006237955 A JP2006237955 A JP 2006237955A JP 2006352162 A JP2006352162 A JP 2006352162A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- forming
- gate
- dummy gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 Si基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートの両側に対応する領域のSi基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域23、25を形成する工程と、ダミーゲートの側壁を取り囲む絶縁膜24、26を形成する工程と、ダミーゲートを除去して開口部を22a形成する工程と、この開口部が形成された領域又はその下部領域にSiGe層28を形成する工程と、開口部に露出しているSiGe層上にゲート絶縁膜29を介してゲート電極30、31を形成する工程とを有する。
【選択図】 図2
Description
図1(a)〜図3(g)は、第1の実施形態に係るMISトランジスタの製造工程を示した図である。
図4は、第2の実施形態に係るMISトランジスタの構造を示したものであり、ゲート電極下のSiGe層をエピタキシャル成長法により形成した場合の断面図を示したものである。基本的な構成及び製造工程については、第1の実施形態と同様であり、対応する構成要素には同一番号を付している。
SiH4 、Si2 H6 又はSi3 H8とGeF4 の組み合わせ
組み合わせ2
SiF4 とGeH4 の組み合わせ
組み合わせ3
SiH4 、Si2 H6 又はSi3 H8とGeH4 の組み合わせ
特に、組成制御や膜の均一性が要求される場合には、組み合わせ1を用いることが望ましい。
次に、図6及び図7に示した第3の実施形態について説明する。本実施形態は、SiGe層が素子領域全体にわたって形成されているものである。
次に、図8及び図9に示した第4の実施形態について説明する。本実施形態は、本発明をコンケーブ型のMISトランジスタに適用した場合である。すなわち、ゲート電極がSi基板側に食い込んだ形状になっており、その下にゲート絶縁膜及びSiGe層が形成されている。
12…素子分離領域
21…シリコン酸化膜
22…ダミーゲート
22a…開口部
23、25…ソース・ドレイン領域
24…側壁絶縁膜
26…層間絶縁膜
27…イオン注入されるGe
28…SiGe層
29…ゲート絶縁膜
30、31…ゲート電極
Claims (9)
- 第1の半導体材料からなる半導体基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートをマスクとしてダミーゲートの両側に対応する領域の半導体基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域を形成する工程と、前記ダミーゲートの側壁を取り囲む絶縁膜を形成する工程と、前記ダミーゲートを除去して前記半導体基板の表面を露出させ、露出した半導体基板の表面をエッチングすることで表面位置を後退させて開口部を形成する工程と、前記開口部に露出した前記半導体基板の表面に存在する自然酸化膜を除去する工程と、前記開口部が形成された領域に第2の半導体材料からなる半導体層をエピタキシャル成長によって形成する工程と、前記開口部に露出している前記半導体層上にゲート絶縁膜を介してゲート電極を形成する工程とを有し、前記第1の半導体材料はシリコン(Si)であり、前記第2の半導体材料はゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)又はSiGeCであることを特徴とする半導体装置の製造方法。
- 前記自然酸化膜の除去は、水素中での熱処理によって行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記自然酸化膜を除去する工程と、前記半導体層をエピタキシャル成長によって形成する工程とは、同一チャンバー内で行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2の半導体材料からなる半導体層は、SiのソースガスとしてSiH4 、Si2 H6 又はSi3 H8 を用い、GeのソースガスとしてGeF4 を用いてエピタキシャル成長したシリコンゲルマニウム(SiGe)であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 第1の半導体材料からなる半導体基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートをマスクとしてダミーゲートの両側に対応する領域の半導体基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域を形成する工程と、前記ダミーゲートの側壁を取り囲む絶縁膜を形成する工程と、前記ダミーゲートを除去して前記半導体基板の表面を露出させ、露出した半導体基板の表面をエッチングすることで表面位置を後退させて開口部を形成する工程と、この開口部が形成された領域下の前記半導体基板にゲルマニウム(Ge)をイオン注入して第2の半導体材料からなる半導体層を形成する工程と、前記開口部に露出している前記半導体層上にSi−O結合層を介してSi酸化膜よりも比誘電率が大きい絶縁膜をゲート絶縁膜として形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを有し、前記第1の半導体材料はシリコン(Si)であり、前記第2の半導体材料はシリコンゲルマニウム(SiGe)又はSiGeCであることを特徴とする半導体装置の製造方法。
- 前記ゲート絶縁膜にTa酸化物、Ti酸化物、Zr酸化物、Hf酸化物又はCe酸化物を用い、前記ゲート電極の少なくとも一部に金属窒化物、金属炭化物、金属硼化物、金属シリコン窒化物、金属シリコン炭化物又は金属炭素窒化物を用いることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記半導体層をイオン注入によって形成する際に前記半導体基板を冷却することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記半導体層にイオン注入されるゲルマニウム(Ge)は、質量数73以外のゲルマニウム(Ge)であることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第2の半導体材料からなる半導体層を形成する工程は、前記半導体層の上面が前記半導体基板の上面よりも下方になるように形成するものであることを特徴とする請求項1又は5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237955A JP4950599B2 (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237955A JP4950599B2 (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10243758A Division JP2000077658A (ja) | 1998-08-28 | 1998-08-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352162A true JP2006352162A (ja) | 2006-12-28 |
JP4950599B2 JP4950599B2 (ja) | 2012-06-13 |
Family
ID=37647586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006237955A Expired - Fee Related JP4950599B2 (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4950599B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102386135A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 形成具有金属栅极的半导体器件的方法 |
US9087886B2 (en) | 2013-04-08 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63262874A (ja) * | 1987-04-21 | 1988-10-31 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果トランジスタの製造方法 |
JPH02218165A (ja) * | 1989-02-17 | 1990-08-30 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
JPH0346369A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | 絶縁ゲート型電界効果トランジスタ |
JPH03187271A (ja) * | 1989-12-15 | 1991-08-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH03280437A (ja) * | 1990-03-29 | 1991-12-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH04196525A (ja) * | 1990-11-28 | 1992-07-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH04257225A (ja) * | 1991-02-12 | 1992-09-11 | Oki Electric Ind Co Ltd | 絶縁膜形成方法 |
JPH07131007A (ja) * | 1993-11-02 | 1995-05-19 | Tadahiro Omi | 半導体装置 |
JPH07296756A (ja) * | 1994-04-22 | 1995-11-10 | Hitachi Ltd | 微細加工方法およびその装置 |
JPH08203842A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
JPH0982948A (ja) * | 1995-09-08 | 1997-03-28 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
JPH09213950A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 変調ドープ電界効果型トランジスタ及びその製造方法 |
JPH09321307A (ja) * | 1996-05-29 | 1997-12-12 | Toshiba Corp | 半導体装置 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-09-01 JP JP2006237955A patent/JP4950599B2/ja not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63262874A (ja) * | 1987-04-21 | 1988-10-31 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果トランジスタの製造方法 |
JPH02218165A (ja) * | 1989-02-17 | 1990-08-30 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
JPH0346369A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | 絶縁ゲート型電界効果トランジスタ |
JPH03187271A (ja) * | 1989-12-15 | 1991-08-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH03280437A (ja) * | 1990-03-29 | 1991-12-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH04196525A (ja) * | 1990-11-28 | 1992-07-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH04257225A (ja) * | 1991-02-12 | 1992-09-11 | Oki Electric Ind Co Ltd | 絶縁膜形成方法 |
JPH07131007A (ja) * | 1993-11-02 | 1995-05-19 | Tadahiro Omi | 半導体装置 |
JPH07296756A (ja) * | 1994-04-22 | 1995-11-10 | Hitachi Ltd | 微細加工方法およびその装置 |
JPH08203842A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
JPH0982948A (ja) * | 1995-09-08 | 1997-03-28 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
JPH09213950A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 変調ドープ電界効果型トランジスタ及びその製造方法 |
JPH09321307A (ja) * | 1996-05-29 | 1997-12-12 | Toshiba Corp | 半導体装置 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102386135A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 形成具有金属栅极的半导体器件的方法 |
US9087886B2 (en) | 2013-04-08 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4950599B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11664376B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5326274B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI411109B (zh) | 半導體裝置及製造半導體裝置之方法 | |
EP3179506B1 (en) | Fin-fet device and fabrication method thereof | |
JP5173582B2 (ja) | 半導体装置 | |
US7326634B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
US8803248B2 (en) | Semiconductor devices and methods of manufacturing the same | |
US7226833B2 (en) | Semiconductor device structure and method therefor | |
JP2000077658A (ja) | 半導体装置の製造方法 | |
US20080064176A1 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
TW201137985A (en) | Multi-gate semiconductor device with self-aligned epitaxial source and drain | |
JP2007243105A (ja) | 半導体装置およびその製造方法 | |
JP2012089784A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006310717A (ja) | 固相エピタキシー方式を用いた半導体素子及びその製造方法 | |
JP4771024B2 (ja) | 半導体装置の製造方法 | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
JP4950599B2 (ja) | 半導体装置の製造方法 | |
KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
JP2007142036A (ja) | 半導体装置およびその製造方法 | |
JP2008198786A (ja) | 半導体装置の製造方法 | |
JP2008258635A (ja) | 半導体装置 | |
JP2007109913A (ja) | 半導体装置及びその製造方法 | |
JP2004266291A (ja) | 半導体装置 | |
KR20070069368A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100901 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |