CN111540741B - 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 - Google Patents
基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 Download PDFInfo
- Publication number
- CN111540741B CN111540741B CN202010401242.7A CN202010401242A CN111540741B CN 111540741 B CN111540741 B CN 111540741B CN 202010401242 A CN202010401242 A CN 202010401242A CN 111540741 B CN111540741 B CN 111540741B
- Authority
- CN
- China
- Prior art keywords
- gate
- floating gate
- dielectric layer
- semi
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 230000005641 tunneling Effects 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910003855 HfAlO Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000007599 discharging Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 39
- 108091006146 Channels Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明属于集成电路存储器技术领域，具体为基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法。本发明基于浮栅与控制栅连接通道的半浮栅存储器，在半导体衬底形成第一U型槽用于形成浮栅晶体管的沟道，在浮栅表面形成第二U型槽；控制栅、第二U型槽侧壁的第二栅介质以及浮栅构成纵向隧穿晶体管，而且控制栅与浮栅之间有连接通道。该纵向隧穿晶体管对半浮栅存储器的浮栅进行写入和擦除操作，能够有效提高集成度。此外，在对浮栅充放电过程中，只需要对控制栅施加电压，可大大降低功耗。
Description
技术领域
本发明属于集成电路存储器技术领域，具体涉及基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法。
背景技术
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64 ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。对于传统的半浮栅存储器，浮栅晶体管的浮栅与漏级之间形成隧穿晶体管，所以隧穿晶体管需要占据芯片额外的面积，这将大大降低芯片的集成度；此外，在充放电过程中，控制栅与漏级需要同时施加电压，所以充放电过程中将产生较大的功耗。
发明内容
为了解决上述问题，本发明的目的在于提供一种功耗低、集成度高的基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法。
本发明提供的基于浮栅与控制栅连接通道的半浮栅存储器，包括：
半导体衬底，具有第一掺杂类型；
带有第一U型槽的半浮栅阱区，具有第二掺杂类型，位于所述半导体衬底表面，而且所述第一U型槽的底部与所述半导体衬底接触；
第一栅极叠层，包括第一栅介质和带有第二U型槽的浮栅，其中所述第一栅介质覆盖所述第一U型槽的表面；所述浮栅覆盖所述第一栅介质；
第二栅极叠层，包括第二栅介质层和控制栅，其中所述第二栅介质层部分覆盖所述浮栅，在所述浮栅表面形成开口；所述控制栅覆盖所述第二栅介质层并通过所述开口与所述浮栅接触；
栅极侧墙，位于所述第一栅极叠层和所述第二栅极叠层两侧；
源极和漏极，具有第二掺杂类型，形成于所述半浮栅阱区中，位于所述第一、第二栅极叠层两侧，
其中，所述浮栅、所述第二栅介质层和所述控制栅构成纵向隧穿晶体管。
本发明的基于浮栅与控制栅连接通道的半浮栅存储器中，优选为，所述第二U型槽的底部高于所述第一栅介质层的水平上表面。
本发明的基于浮栅与控制栅连接通道的半浮栅存储器中，优选为，所述第一U型槽与所述第二U型槽的位置相对应。
本发明的基于浮栅与控制栅连接通道的半浮栅存储器中，优选为，所述第一栅介质层、所述第二栅介质层是HfO2、SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。
本发明还公开一种基于浮栅与控制栅连接通道的半浮栅存储器的制备方法，具体步骤包括：
提供具有第一掺杂类型半导体衬底；
在所述半导体衬底表面形成具有第二掺杂类型的半浮栅阱区，在所述第二半浮栅阱区中形成第一U型槽，使所述第一U型槽的底部与所述半导体衬底接触；
形成第一栅极叠层，依次形成第一栅介质层和浮栅，使所述第一栅介质层覆盖所述第一U型槽的表面；所述浮栅覆盖所述第一栅介质，在所述浮栅中形成第二U型槽；
形成第二栅极叠层，依次形成第二栅介质层和控制栅，使所述第二栅介质层部分覆盖所述浮栅，并在所述浮栅表面形成开口；使所述控制栅覆盖所述第二栅介质层并通过所述开口与所述浮栅接触；
在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙；
在所述半浮栅阱区中，所述第一、第二栅极叠层两侧，形成具有第二掺杂类型的源极和漏极。
本发明的基于浮栅与控制栅连接通道的半浮栅存储器的制备方法中，优选为，所述第二U型槽的底部高于所述第一栅介质层的水平上表面。
本发明的基于浮栅与控制栅连接通道的半浮栅存储器的制备方法中，优选为，所述第一U型槽与所述第二U型槽的位置相对应。
本发明的基于浮栅与控制栅连接通道的半浮栅存储器的制备方法中，优选为，所述第一栅介质层、所述第二栅介质层是HfO2、SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。
本发明通过在浮栅和控制栅之间搭建纵向隧穿晶体管，不用额外占用芯片的面积，从而有效提高集成度。在对浮栅充放电过程中，只需要对控制栅施加电压，能够大大降低功耗。在浮栅上形成第二U型槽，可以增大第二栅介质的表面积，从而可以增加栅介质电容，进而可以降低栅压和功耗。
附图说明
图1是本发明的基于浮栅与控制栅连接通道的半浮栅存储器制备方法流程图。
图2是形成氧化物后的器件结构示意图。
图3是形成半浮栅阱区后的器件结构示意图。
图4是形成第一U型槽后的器件结构示意图。
图5是去除氧化物后的器件结构示意图。
图6~7是形成第一栅极叠层的各步骤器件结构示意图。
图8是形成第二U型槽后的器件结构示意图。
图9~12是形成第二栅极叠层的各步骤器件结构示意图。
图13是形成栅极侧墙后的器件结构示意图。
图14是本发明的基于浮栅与控制栅连接通道的半浮栅存储器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
以下结合附图1-14和实施例对本发明的技术方案做进一步的说明。图1是基于浮栅与控制栅连接通道的半浮栅存储器的制备方法的流程图，图2-14示出了半浮栅存储器的制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：提供具有第一掺杂类型的半导体衬底200。半导体衬底200 可以是各种形式的合适衬底，例如体半导体衬底如Si、Ge 等及化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb 等，绝缘体上半导体衬底(SOI) 等。为方便说明，以下以Si衬底为例进行描述。然后在半导体衬底200表面生长一层氧化物202，该氧化物通常是是SiO2，主要是为了避免半导体衬底本身直接遭受离子轰击而产生缺陷，所得结构如图2所示。
步骤S2：形成具有第二掺杂类型的半浮栅阱区201。通过离子注入方式在半导体衬底200表层区域形成具有第二掺杂类型的阱区201，所得结构如图3所示。在本实施方式中，第一掺杂类型为p型，第二掺杂类型为n型，也即半导体衬底200为p型掺杂的衬底，在其表面区域形成n型轻掺杂阱区201。
步骤S3：形成第一U型槽。旋涂光刻胶，并通过曝光和显影等光刻工艺定义第一U型槽的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在半浮栅阱区201中形成第一U型槽，所述第一U型槽的底部与半导体衬底200接触，所得结构如图4所示。接着采用前述相同的光刻和刻蚀的方法去除氧化物202，所得结构如图5所示。
步骤S4：形成第一栅极叠层，依次形成第一栅介质层和带有第二U型槽的浮栅。具体而言，包括以下步骤，结合图6~图8进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层作为第一栅介质层（203），所得结构如图6所示。在本实施方式中选用HfO2作为第一栅介质层材料，但是本发明不限定于此，第一栅介质层可以是选自SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO等或上述材料的任意组合的一种。沉积方法也可以是物理气相沉积、化学气相沉积或者脉冲激光沉积。然后，利用物理气相沉积方法生长具有第一掺杂类型的多晶硅作为浮栅204，所得结构如图7所示。在本实施方式中，浮栅204是p型多晶硅。紧接着在浮栅204上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第二U型槽形状的图案。第二U型槽的位置与第一U型槽的位置相对应。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在浮栅204中形成第二U型槽；并通过在溶剂中溶解或灰化去除光刻胶，所得结构如图8所示。
步骤S5：形成第二栅极叠层，依次形成第二栅介质层和控制栅。具体而言，包括以下步骤，结合图9~图12进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层作为第二栅介质层205，所得结构如图9所示。但是本发明不限定于此，第二栅介质层可以是选自SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。然后在第二栅介质层205上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定开口的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除部分第二栅介质层205，从而在第二栅介质层205上形成开口；并通过在溶剂中溶解或灰化去除光刻胶，所得结构如图10所示。紧接着利用物理气相沉积方法生长多晶硅，并通过离子注入方式形成具有第二掺杂类型的重掺杂多晶硅层作为控制栅206，所得结构如图11所示。在本实施方式中，控制栅206是n型重掺杂多晶硅层。最后在控制栅206上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定栅极形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除两端部分控制栅206、第二栅介质层205、浮栅204和第一栅介质层（203），所得结构如图12所示。
步骤S6：形成栅极侧墙。采用化学气相沉积的方法在上述器件表面生长Si3N4层（207），然后通过光刻和干法刻蚀的方法去除部分Si3N4层207，从而在第一和第二栅极叠层两侧形成侧墙207，所得结构如图13所示。当然本发明也可以通过其它淀积工艺形成栅极侧墙，如电子束蒸发、原子层沉积、溅射等，栅极侧墙材料例如也可以是SiO2等绝缘材料。
步骤S7：形成源极和漏极。旋涂光刻胶，进行光刻工艺限定源、漏电极形状。采用离子注入方法在阱区两侧形成n型重掺杂，然后去除光刻胶，最后采用激光退火的方法进行离子激活，从而形成源极208和漏极209，所得结构如图14所示。
如图14所示，基于浮栅与控制栅连接通道的半浮栅存储器包括：半导体衬底200，具有第一掺杂类型；带有第一U型槽的半浮栅阱区201，具有第二掺杂类型，位于半导体衬底表面，而且第一U型槽的底部与半导体衬底200接触；第一栅极叠层，包括第一栅介质203和带有第二U型槽的浮栅204，其中第一栅介质覆盖第一U型槽的表面；所述浮栅204覆盖第一栅介质；第二栅极叠层，包括第二栅介质层205和控制栅206，其中第二栅介质层205部分覆盖浮栅204，在浮栅204表面形成开口；控制栅206覆盖第二栅介质层205并通过开口与浮栅204接触；栅极侧墙207，位于第一栅极叠层和第二栅极叠层两侧；源极208和漏极209，具有第二掺杂类型，形成于半浮栅阱区201中，位于第一、第二栅极叠层两侧。
其中，浮栅204、第二栅介质层205和控制栅206构成隧穿晶体管。当控制栅206加负电压时，p型浮栅204和控制栅206构成的二极管处于导通状态，电子从控制栅206通过二极管流入浮栅204内，导致半浮栅存储器的阈值电压发生变化，也就是完成写入操作。当控制栅206加正电压时，p型浮栅204和控制栅206之间构成的二极管处于反偏状态，但是控制栅206同时在纵向通过第二栅介质205在浮栅和第二栅介质205的接触处形成n型沟道，同时n型沟道的导带底向下移动并低于p型浮栅204的价带顶，这时位于浮栅204价带内的电子会隧穿到n型沟道的导带中，从而导致电子又从浮栅204流回控制栅206内，也就是完成擦除操作。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种基于浮栅与控制栅连接通道的半浮栅存储器，其特征在于，
包括：
半导体衬底（200），具有第一掺杂类型；
带有第一U型槽的半浮栅阱区（201），具有第二掺杂类型，位于所述半导体衬底表面，而且所述第一U型槽的底部与所述半导体衬底（200）接触；
第一栅极叠层，包括第一栅介质层 （203）和带有第二U型槽的浮栅（204），其中所述第一栅介质层 覆盖所述第一U型槽的表面；所述浮栅（204）覆盖所述第一栅介质层 ；
第二栅极叠层，包括第二栅介质层（205）和控制栅（206），其中所述第二栅介质层（205）部分覆盖所述浮栅（204），在所述浮栅（204）表面形成开口；所述控制栅（206）覆盖所述第二栅介质层（205）并通过所述开口与所述浮栅（204）接触；
栅极侧墙（207），位于所述第一栅极叠层和所述第二栅极叠层两侧；
源极（208）和漏极（209），具有第二掺杂类型，形成于所述半浮栅阱区（201）中，位于所述第一栅极叠层、第二栅极叠层两侧；
其中，所述浮栅（204）具有第一掺杂类型，所述控制栅（206）具有第二掺杂类型；
其中，所述浮栅（204）、所述第二栅介质层（205）和所述控制栅（206）构成纵向隧穿晶体管。
2.根据权利要求1所述的基于浮栅与控制栅连接通道的半浮栅存储器，其特征在于，所述第二U型槽的底部高于所述第一栅介质层（203）的水平上表面。
3.根据权利要求1所述的基于浮栅与控制栅连接通道的半浮栅存储器，其特征在于，所述第一U型槽与所述第二U型槽的位置相对应。
4.根据权利要求1所述的基于浮栅与控制栅连接通道的半浮栅存储器，其特征在于，所述第一栅介质层、所述第二栅介质层是HfO2、SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。
5.一种基于浮栅与控制栅连接通道的半浮栅存储器的制备方法，其特征在于，包括：
提供具有第一掺杂类型半导体衬底（200）；
在所述半导体衬底表面形成具有第二掺杂类型的半浮栅阱区（201），在所述第二掺杂类型的 半浮栅阱区（201）中形成第一U型槽，使所述第一U型槽的底部与所述半导体衬底接触；
形成第一栅极叠层，依次形成第一栅介质层（203）和浮栅（204），使所述第一栅介质层（203）覆盖所述第一U型槽的表面；所述浮栅（204）覆盖所述第一栅介质层 ，在所述浮栅（204）中形成第二U型槽；
形成第二栅极叠层，依次形成第二栅介质层（205）和控制栅（206），使所述第二栅介质层（205）部分覆盖所述浮栅（204），并在所述浮栅（204）表面形成开口；使所述控制栅（206）覆盖所述第二栅介质层（205）并通过所述开口与所述浮栅（204）接触；
在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙（207）；
在所述第二掺杂类型的 半浮栅阱区（201）中，所述第一栅极叠层、第二栅极叠层两侧，形成具有第二掺杂类型的源极（208）和漏极（209）。
6.根据权利要求5所述的基于浮栅与控制栅连接通道的半浮栅存储器的制备方法，其特征在于，所述第二U型槽的底部高于所述第一栅介质层（203）的水平上表面。
7.根据权利要求5所述的基于浮栅与控制栅连接通道的半浮栅存储器的制备方法，其特征在于，所述第一U型槽与所述第二U型槽的位置相对应。
8.根据权利要求5所述的基于浮栅与控制栅连接通道的半浮栅存储器的制备方法，其特征在于，所述第一栅介质层、所述第二栅介质层是HfO2、SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010401242.7A CN111540741B (zh) | 2020-05-13 | 2020-05-13 | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010401242.7A CN111540741B (zh) | 2020-05-13 | 2020-05-13 | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111540741A CN111540741A (zh) | 2020-08-14 |
| CN111540741B true CN111540741B (zh) | 2022-10-11 |
Family
ID=71975678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010401242.7A Active CN111540741B (zh) | 2020-05-13 | 2020-05-13 | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111540741B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114861925B (zh) * | 2022-04-28 | 2024-03-19 | 清华大学 | 一种电容、滤波电路芯片、表面芯片离子阱及量子计算机 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794611A (ja) * | 1991-03-08 | 1995-04-07 | Shuu Teiiron | 自己整合トンネル誘電体領域を有する電気的に消去可能かつ電気的にプログラム可能のメモリーデバイス及びその製法 |
| JPH10178114A (ja) * | 1996-12-19 | 1998-06-30 | Sony Corp | 半導体不揮発性記憶装置の製造方法 |
| CN101685821A (zh) * | 2008-04-18 | 2010-03-31 | 旺宏电子股份有限公司 | 一种电荷捕捉浮动栅极结构存储单元及其制作方法 |
| CN104425388A (zh) * | 2013-09-06 | 2015-03-18 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
| CN110416084A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 |
-
2020
- 2020-05-13 CN CN202010401242.7A patent/CN111540741B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794611A (ja) * | 1991-03-08 | 1995-04-07 | Shuu Teiiron | 自己整合トンネル誘電体領域を有する電気的に消去可能かつ電気的にプログラム可能のメモリーデバイス及びその製法 |
| JPH10178114A (ja) * | 1996-12-19 | 1998-06-30 | Sony Corp | 半導体不揮発性記憶装置の製造方法 |
| CN101685821A (zh) * | 2008-04-18 | 2010-03-31 | 旺宏电子股份有限公司 | 一种电荷捕捉浮动栅极结构存储单元及其制作方法 |
| CN104425388A (zh) * | 2013-09-06 | 2015-03-18 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
| CN110416084A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111540741A (zh) | 2020-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102282224B1 (ko) | 하이-k 퍼스트 기술의 임베디드 강유전성 메모리 | |
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| CN109742073A (zh) | 一种具有高电荷保持能力的半浮栅晶体管及其制备方法 | |
| CN102543886B (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| US20070111442A1 (en) | Method of making a multi-bit nanocrystal memory | |
| CN111477624B (zh) | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 | |
| CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| CN111540741B (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| CN111508961A (zh) | 一种高隧穿效率半浮栅存储器及其制备方法 | |
| CN111477626B (zh) | 一种半浮栅存储器及其制备方法 | |
| US10714479B2 (en) | One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof | |
| CN111477627B (zh) | 一种基于双浮栅材料的半浮栅存储器及其制备方法 | |
| CN104733609A (zh) | 半导体结构及其形成方法、电阻存储器 | |
| CN111477625B (zh) | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 | |
| CN113823566B (zh) | 存储器件的制作方法 | |
| CN111540739B (zh) | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 | |
| KR100861301B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN111540740B (zh) | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 | |
| CN111508960B (zh) | 一种低操作电压半浮栅存储器及其制备方法 | |
| CN111564443B (zh) | 一种高集成密度半浮栅存储器及其制备方法 | |
| CN113540103A (zh) | 半导体装置及其制造方法 | |
| CN102543891B (zh) | 栅控二极管半导体存储器器件的制备方法 | |
| CN111477685A (zh) | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 | |
| CN114242792B (zh) | 一种基于体硅的柱状型半导体场效应正反馈晶体管 | |
| CN112909000B (zh) | 半浮栅存储器及其制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |