CN113540103A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN113540103A CN113540103A CN202110181730.6A CN202110181730A CN113540103A CN 113540103 A CN113540103 A CN 113540103A CN 202110181730 A CN202110181730 A CN 202110181730A CN 113540103 A CN113540103 A CN 113540103A
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- dielectric layer
- substrate
- continuous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 230000005641 tunneling Effects 0.000 claims abstract description 50
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 343
- 230000015654 memory Effects 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 230000002093 peripheral effect Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000012876 topography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910004481 Ta2O3 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本案提供一种具有金属氧化物半导体场效晶体管(MOSFET)元件的半导体装置及其制造方法，半导体装置包括：浮栅层，形成于基板中的沟槽内；穿隧介电层，位于沟槽的侧壁及底部上；控制栅介电层，位于浮栅层的顶表面上；控制栅层，位于控制栅介电层的顶表面上；及侧壁间隔物，位于控制栅介电层及控制栅层的侧壁上。
Description
技术领域
本揭露为关于一种半导体装置及其制造方法，特别是关于一种具有金属氧化物半导体场效晶体管元件的半导体装置及其制造方法。
背景技术
集成电路金属氧化物半导体场效晶体管(metal oxide semiconductor fieldeffect transistor，MOSFET)记忆体元件，亦即快闪记忆体，通常包括记忆区域及周边逻辑区域。记忆区域包括晶体管，此些晶体管具有位于通道区域与控制栅层的顶表面之间的浮栅层及穿隧介电层。位于周边逻辑区域中的晶体管并不具有浮栅或穿隧介电层。因而，记忆区域中的晶体管通常比周边逻辑区域中的晶体管更高。简而言之，记忆区域中从基板的顶表面至晶体管的控制栅层的顶表面的距离大于MOSFET元件的周边逻辑区域中从基板的顶表面至控制栅层的顶表面的距离。
发明内容
根据本揭露的一实施态样，一种具有金属氧化物半导体场效晶体管元件的半导体装置，半导体装置包括浮栅层、穿隧介电层、控制栅介电层、控制栅层以及侧壁间隔物。浮栅层形成于基板中的浮栅沟槽内。穿隧介电层形成于浮栅沟槽的侧壁及底部上。控制栅介电层形成于浮栅层的顶表面上方。控制栅层形成于控制栅介电层的顶表面上方。侧壁间隔物位于控制栅介电层及控制栅层的侧壁上。
根据本揭露的另一实施态样，一种具有金属氧化物半导体场效晶体管元件的半导体装置，半导体装置位于基板上，且半导体装置包括多个金属氧化物半导体场效晶体管元件。这些金属氧化物半导体场效晶体管元件中至少一者包括形成于浮栅沟槽中的浮栅层，且浮栅沟槽形成于基板内。
根据本揭露的一个实施态样，一种制造具有金属氧化物半导体场效晶体管元件的半导体装置的方法，包括在基板中蚀刻第一浮栅沟槽。在第一浮栅沟槽的侧壁上形成第一穿隧介电层。在第一穿隧介电层上的第一浮栅沟槽中形成第一浮栅层。平坦化第一浮栅层。
附图说明
当结合附图阅读时，根据以下详细描述可更好地理解本揭露的态样。应注意，根据工业标准实践，各种特征未按比例绘制。事实上，为论述清楚，各特征的尺寸可任意地增加或缩小。
图1为图示根据本揭露的不同实施方式制造半导体装置的方法中在基板中蚀刻沟槽以在基板中形成浅沟槽隔离结构的步骤的垂直剖视图；
图2为图示根据本揭露的不同实施方式制造半导体装置的方法中在基板中的沟槽中沉积绝缘材料的步骤的垂直剖视图；
图3为图示根据本揭露的不同实施方式制造半导体装置的方法中在基板中蚀刻记忆体沟槽的步骤的垂直剖视图；
图4为图示根据本揭露的不同实施方式制造半导体装置的方法中在基板中的记忆体沟槽中沉积穿隧介电层的步骤的垂直剖视图；
图5为图示根据本揭露的不同实施方式制造半导体装置的方法中在记忆体沟槽中沉积浮栅层的步骤的垂直剖视图；
图6为图示根据本揭露的不同实施方式制造半导体装置的方法中在基板及浮栅层上方沉积栅极介电层及控制栅层的步骤的垂直剖视图；
图7为图示根据一些实施方式制造半导体装置的方法中图案化栅极介电层及控制栅层的步骤的垂直剖视图；
图8为图示根据本揭露的不同实施方式制造半导体装置的方法中在基板、控制栅介电层及控制栅层上方沉积侧壁间隔物介电层的步骤的垂直剖视图；
图9为图示根据本揭露的不同实施方式制造半导体装置的方法中图案化侧壁间隔物介电层的步骤的垂直剖视图；
图10为图示根据本揭露的不同实施方式制造半导体装置的方法中通过离子植入在基板中形成主动区域的步骤的垂直剖视图；
图11为图示根据本揭露的不同实施方式的半导体装置的垂直剖视图；
图12为图示根据本揭露的不同实施方式的另一半导体装置的垂直剖视图；
图13为图示根据本揭露的不同实施方式制造半导体装置的另一方法中形成两个记忆体沟槽的步骤的垂直剖视图；
图14为图示根据本揭露的不同实施方式制造半导体装置的另一方法中延伸记忆体沟槽中一者的深度的步骤的垂直剖视图；
图15为图示根据本揭露的不同实施方式的另一半导体装置的垂直剖视图；
图16为图示根据本揭露的不同实施方式制造半导体装置的方法的流程图；
图17为图示根据本揭露的不同实施方式制造半导体装置的另一方法的流程图。
【符号说明】
100:集成电路元件/集成电路金属氧化物半导体场效晶体管(MOSFET)元件
102:基板
104:浅沟槽隔离(STI)沟槽
106:STI结构
107a:第一浮栅沟槽
107b:第二浮栅沟槽
108a:第一穿隧介电层
108b:第二穿隧介电层
109:顶表面
110a:第一浮栅层
110b:第二浮栅层
111a:顶表面
112:图案化第一栅极氧化物层
112a:图案化第一栅极氧化物层
112b:图案化第二栅极氧化物层
112L:连续第一栅极氧化物层
114:图案化氮化物层
114L:连续氮化物层
116:图案化第二栅极氧化物层
116L:连续第二栅极氧化物层
118:图案化控制栅介电层
118a:第一图案化控制栅介电层
118b:第二图案化控制栅介电层
118L:连续控制栅介电层
120:图案化控制栅层
120L:连续控制栅层
122:侧壁间隔物
122L:连续侧壁间隔物层
124:离子
126:主动区域
127:通道区域
128:主动区域
129a:第一MOSFET元件
129b:第二晶体管结构
130:互连级介电层
132:接触通孔/图案化控制栅层
136:光阻层
200:集成电路元件/集成电路金属氧化物半导体场效晶体管(MOSFET)元件
300:集成电路元件/集成电路金属氧化物半导体场效晶体管(MOSFET)元件
400:方法
402:步骤
404:步骤
406:步骤
408:步骤
410:步骤
412:步骤
414:步骤
416:步骤
418:步骤
420:步骤
422:步骤
500:方法
502:步骤
504:步骤
506:步骤
508:步骤
510:步骤
512:步骤
da:深度
db:深度
ha:高度
hb:高度
ta:厚度
tb:厚度
tTDa:厚度
tTDb:厚度
具体实施方式
以下揭示内容提供许多不同实施方式或实例，以便实现所提供标的的不同特征。下文描述部件及排列的特定实例以简化本揭示内容。当然，这些实例仅为实例且不意欲为限制性。举例而言，在随后描述中第一特征在第二特征上方或在第二特征上的形成可包括第一及第二特征形成为直接接触的实施方式，以及亦可包括额外特征可形成在第一及第二特征之间，使得第一及第二特征可不直接接触的实施方式。另外，本揭露在各实例中可重复元件符号及/或字母。此重复为出于简单清楚的目的，并且本身不指示所论述各实施方式及/或配置之间的关系。
另外，空间相对术语，诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者，在此为便于描述可用于描述诸图中所图示一个元件或特征与另一(些)元件或(多个)特征的关系。除图形中描绘的取向外，空间相对术语意欲包含元件在使用或操作中的不同取向。设备可为不同取向(旋转90度或在其他的取向)及可因此同样地解释在此使用的空间相对描述词。
一般而言，本揭露的结构及方法可用于形成金属氧化物半导体场效晶体管(MOSFET)半导体装置，例如集成电路MOSFET装置，其中MOSFET中的至少一些具有在基板内形成的浮栅，在此基板上形成MOSFET。如上文所述，在记忆区域中形成的晶体管具有浮栅层及穿隧介电层，此浮栅层及穿隧介电层位于形成于主动区域(亦即，源极区域及漏极区域)之间的通道区域与控制栅层的顶表面之间。通常，通道区域在基板中形成，而穿隧介电层及浮栅层在基板的顶表面上方形成。控制栅介电层通常形成于浮栅层上方，及控制栅层形成于控制栅介电层上方。反之，形成于周边逻辑区域中的晶体管并不包括浮栅层。添加浮栅层及穿隧介电层可实质上增加记忆体晶体管相对于逻辑晶体管的高度。简而言之，逻辑区域具有含一个多晶硅层(亦即，控制栅层)的装置，而记忆区域具有含两个多晶硅层(亦即，浮栅层及控制栅层)的装置。因而，记忆区域中形成的晶体管通常比周边逻辑区域形成中的晶体管更高。
形成于记忆区域中的晶体管与形成于周边逻辑区域中的晶体管之间的高度差，对于在这两个区域上方使用单个光微影蚀刻制程的能力，可能有不利的影响，因为光微影蚀刻制程的焦距在区域之间变化。具体而言，记忆区域与周边逻辑区域之间形貌差异导致这些区域具有不同焦点，这可不利地影响光微影蚀刻制程。例如，当记忆区域或周边逻辑区域中一者对焦时，另一区域(周边逻辑区域的记忆体)可能失焦，从而产生蚀刻不足区域。这种蚀刻不足可导致不需要的残余物粘住失焦区域(亦即，周边逻辑区域的记忆体)的表面。或者，周边逻辑区域的记忆体中一者对焦时，另一区域(周边逻辑区域的记忆体)可能失焦，从而导致失焦区域过度蚀刻。过度蚀刻可能导致多晶硅层，尤其最顶部多晶硅层的剥落。
为了减小形成于记忆区域中的包括浮栅层及穿隧介电层的晶体管之间的高度差，本文揭示的不同实施方式在基板内形成晶体管的浮栅及穿隧介电层。因此，在具有浮栅层及穿隧介电层的情况下形成于记忆区域中的晶体管的高度可与在不具有浮栅及穿隧介电层的情况下形成的周边逻辑区域中的晶体管的高度大致相同。如此，微影辐射的焦点可与记忆区域及周边逻辑区域中的焦点基本相同，从而减少或消除可能由于记忆区域及周边逻辑区域中的不同焦距导致的光微影蚀刻损坏。
参照图1，图示根据本揭露的实施方式的示例性结构。示例性结构包括基板102，此基板可为诸如可商购硅基板的半导体基板。浅沟槽隔离(Shallow trench isolation，STI)沟槽104可在基板102中蚀刻。为了蚀刻STI沟槽104，光阻剂(未图示)可沉积在基板102的顶表面109上并被图案化。可使用任何适当光阻剂，诸如正型或负型光阻剂。此外，基板102可用任何适当湿式或干式蚀刻或湿式及干式蚀刻组合来蚀刻。基板102可由硅、绝缘体上硅(silicon on insulator，SOI)、蓝宝石上硅(silicon on sapphire，SOS)或任何其他适当材料制成。STI沟槽104的深度可在50nm至500nm的范围中。例如，STI沟槽104的深度可在75nm至400nm的范围中，但更大或更小的深度属于本揭露的预期范畴内。
参照图2，STI介电材料可沉积在STI沟槽104中以形成STI结构106。STI结构106在相邻晶体管之间提供电隔离。STI结构106可由任何适当介电材料，诸如氧化硅(SiO2)制成。STI介电材料可通过化学气相沉积(chemical vapor deposition，CVD)、电浆增强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)或任何其他适当沉积方法而沉积。
参照图3，第一浮栅沟槽107a可在相邻STI结构106之间的基板102中形成。第一浮栅沟槽107a可通过以下步骤形成：首先利用光阻剂(未图示)覆盖基板102及STI结构106，及图案化光阻剂。随后图案化光阻剂可用作遮罩以蚀刻基板102以形成第一浮栅沟槽107a。可使用任何适当光阻剂及蚀刻剂。光阻剂及/或蚀刻剂可与用以形成STI沟槽104的光阻剂及/或蚀刻剂相同或不同。在形成第一浮栅沟槽107a之后，可诸如通过灰化、溶解或研磨来去除光阻剂。视情况，光阻层可留在基板102上并在形成第一穿隧介电层108a及第一浮栅层110a之后去除(下文将更详细地论述)，使得可在剥离制程中去除多余穿隧介电层材料及浮栅材料。在不同实施方式中，第一浮栅沟槽107a的深度da可在50nm至400nm之间，诸如75nm至300nm之间。亦可形成具有更小或更大深度的沟槽，如下文将更详细地论述。
参照图4，第一穿隧介电层108a可共形地沉积在第一浮栅沟槽107a的侧壁上。第一穿隧介电层108a可由SiO2、Si3N4、Al2O3、Y2O3、La2O3、Ta2O3、TiO2、HfO2或ZrO2制成。其他适当材料可在本揭露的预期范畴内。第一穿隧介电层108a可通过CVD、PECVD、原子层沉积(atomiclayer deposition，ALD)或任何其他适当方法而沉积。第一穿隧介电层108a的厚度可在1nm至15nm的范围中，但更大或更小厚度属于本揭露的预期范畴内。
参照图5，第一浮栅层110a可形成于第一浮栅沟槽107a中。在一实施方式中，第一浮栅沟槽107a可用第一穿隧介电层108a及第一浮栅层110a完全填充。因而，第一浮栅层110a的高度ha及第一穿隧介电层108a的厚度tTDa可等于第一浮栅沟槽107a的深度da。第一浮栅层110a可包含多晶硅或任何其他适当材料，并可通过任何适当方法而沉积，诸如CVD、PECVD或ALD。视情况，可执行平坦化步骤以去除任何多余浮栅层材料。如此，第一浮栅层110a的顶表面111a可与基板102的顶表面共面。平坦化可通过化学机械研磨或任何其他适当方法而执行。
参照图6，连续控制栅介电层118L可沉积于基板102、第一穿隧介电层108a及第一浮栅层110a以及STI结构106上方。在一实施方式中，连续控制栅介电层118L可包括连续第一栅极氧化物层112L、在连续第一栅极氧化物层112L上方的连续氮化物层114L、及在连续氮化物层114L上方的连续第二栅极氧化物层116L，从而形成氧化物/氮化物/氧化物(oxide/nitride/oxide，ONO)夹层。随后连续控制栅层120L可沉积于连续第二栅极氧化物层116L上方。连续控制栅层120L可由多晶硅或任何其他适当材料制成。连续控制栅层118L及连续控制栅层120L可通过任何适当方法而沉积，诸如CVD、PECVD及ALD。
参照图7，可图案化连续控制栅介电层118L及连续控制栅层120L。为了图案化连续控制栅介电层118L及连续控制栅层120L，光阻剂(未绘示)可沉积于连续控制栅层120L的顶表面上并被图案化。可使用图案化光阻剂作为遮罩来图案化连续控制栅介电层118L及连续控制栅层120L。终而，图案化控制栅介电层118及图案化控制栅极层120两者皆形成于第一浮栅层110a上方。在一实施方式中，图案化连续控制栅介电层118L会产生图案化第一栅极氧化物层112、在图案化第一栅极氧化物层112上方的图案化氮化物层114及在图案化氮化物层114上方的图案化第二栅极氧化物层116。
参照图8，连续侧壁间隔物层122L可在基板102、STI结构106、图案化控制栅介电层118及图案化控制栅层120的表面上方沉积。连续侧壁间隔物层122L可由任何适当介电材料制成，包括但不限于SiO2或Si3N4。其他适当材料可在本揭露的预期范畴内。连续侧壁间隔物层122L可通过任何适当方法而沉积，诸如CVD、PECVD或ALD。可执行平坦化步骤以去除沉积在图案化控制栅层120上方的任何多余连续侧壁间隔物层122L材料。平坦化可通过化学机械研磨或任何其他适当方法而执行。
参照图9，可图案化连续侧壁间隔物层122L以形成侧壁间隔物122，侧壁间隔物122位于图案化控制栅介电层118及图案化控制栅层120的侧壁上。连续侧壁间隔物层122L可用光微影蚀刻制程来图案化。光阻层(未绘示)可沉积在连续侧壁间隔物层122L上方并被图案化。图案化光阻剂随后可用作蚀刻遮罩以图案化连续侧壁间隔物层122L，以制造侧壁间隔物122。可执行蚀刻制程以去除覆盖基板及STI结构106的水平部分的连续侧壁间隔物层122L，使得介电间隔物在图案化控制栅介电层118及图案化控制栅层120的侧面上形成。
参照图10，基板102的部分可经离子124植入以形成主动区域126、128(源极及漏极区域)。侧壁间隔物122及图案化控制栅层120可用作遮罩，以便主动区域126、128可与图案化控制栅层120自对准。例如，主动区域126、128可按需要为掺杂P型或N型。示例N型掺杂剂包括但不限于锑、砷及磷。示例P型掺杂剂包括但不限于硼、铝及镓。主动区域126、128可具有2x1020至2x1021的植入离子浓度。可使用更大或更小掺杂浓度。此外，主动区域126、128可具有彼此不同的掺杂剂浓度。图案化控制栅介电层118上方的主动区域126、128、通道区域127、侧壁间隔物122及图案化控制栅层120可形成第一MOSFET元件129a。通道区域127可在主动区域126、128之间形成，通道区域127通常掺杂具有与主动区域126、128相反的掺杂剂类型。例如，若主动区域126、128为P型，则通道为N型。若主动区域126、128为N型，则通道可为P型。在不同实施方式中，在形成任何其他处理步骤之前，可掺杂基板。
参照图11，互连级介电层130可沉积在基板102的顶表面、侧壁间隔物122及图案化控制栅层120上方。随后，光阻层(未图示)可经沉积及图案化以用作遮罩，以在互连级介电层130中形成通孔(未图示)。通孔可由金属填充，诸如W、Cu、Co、Mo、Ru、其他元素金属、或上述合金或组合，以形成接触通孔132。其他适当材料可在本揭露的预期范畴内。如此，可形成耦接至图案化控制栅层120及主动区域126、128的接触通孔132，以完成集成电路元件100。结果是集成电路元件100包括第一MOSFET元件129a，第一MOSFET元件129a包括形成于基板102中的第一浮栅层110a。在一实施方式中，集成电路元件100可为动态随机存取记忆体(dynamic random access memory，DRAM)或静态随机存取记忆体(static random accessmemory，SRAM)。
图12图示根据本揭露的其他实施方式的另一集成电路元件200。这些实施方式类似于图11中图示的实施方式。然而，在这些实施方式中，第二浮栅沟槽107b可在基板102中形成，第二浮栅沟槽107b比上述第一浮栅沟槽107a更深。具体而言，第二浮栅沟槽107b的深度db可在100nm至600nm的范围中，诸如150nm至500nm之间，但更大或更小沟槽深度属于本揭露的预期范畴内。
第二穿隧介电层108b可共形地沉积在第二浮栅沟槽107b的侧壁上。第二穿隧介电层108b的厚度tTDb可与第一穿隧介电层108a的厚度tTDa相同或不同。第二穿隧介电层108b可由SiO2、Si3N4、Al2O3、Y2O3、La2O3、Ta2O3、TiO2、HfO2或ZrO2制成。其他适当材料可在本揭露的预期范畴内。第二穿隧介电层108b可通过CVD、PECVD、原子层沉积(ALD)或任何其他适当方法而沉积。第二穿隧介电层108b的厚度可在1nm至15nm的范围中，但更大或更小厚度属于本揭露的预期范畴内。
第二浮栅层110b可在第二浮栅沟槽107b中形成。在一实施方式中，第二浮栅沟槽107b可用第二穿隧介电层108b及第二浮栅层110b完全填充。因而，第二浮栅层110b的高度hb及第二穿隧介电层108b的厚度可等于第二浮栅沟槽107b的深度db。因为第二浮栅层110b的高度hb大于第一浮栅层110a的高度ha，所以对于相同区域占据面积，第二浮栅层110b的体积大于第一浮栅层110a的体积。因为第二浮栅层110b的体积大于第一浮栅层110a的体积，所以第二浮栅层110b可比第一浮栅层110a储存更多电荷。因而，具有更大体积第二浮栅层110b的集成电路元件200可被描述为更高容量元件。具有较小第一浮栅层110a的集成电路元件100比集成元件200储存更少电荷，并可更快地放电。因而，具有较小第一浮栅层110a的集成电路元件100可被描述为高速切换元件。
第二浮栅层110b可包含多晶硅或任何其他适当材料，并可通过任何适当方法而沉积，诸如CVD、PECVD或ALD。视情况，可执行平坦化步骤以去除任何多余浮栅层材料。如此，第二浮栅层110b的顶表面111b可与基板102的顶表面共面。平坦化可通过化学机械研磨或任何其他适当方法而执行。
在一实施方式中，可形成集成电路元件200的图案化控制栅介电层118，使得比集成电路元件100的图案化控制栅介电层118更厚。在一实施方式中，如图12图示的集成电路元件200的图案化控制栅介电层118可包括如上文关于图6至图11论述的ONO夹层。如图12图示的图案化第一栅极氧化物层112的厚度可比如图6至图11中图示的集成电路元件100中的图案化第一栅极氧化物层112的厚度厚20％至70％，但更大或更少厚度属于本揭露的预期范畴内。在一实施方式中，如图12图示的图案化第一栅极氧化物层112的厚度可比图6至图11中图示的集成电路元件100中的图案化第一栅极氧化物层112的厚度厚30％至60％，但更大或更小厚度属于本揭露的预期范畴内。在一实施方式中，如图12图示的图案化第一栅极氧化物层112的厚度可比图6至图11中图示的集成电路元件100中的图案化第一栅极氧化物层112的厚度厚40％至50％，但更大或更小厚度属于本揭露的预期范畴内。
图13至图15图示根据另一实施方式的制造集成电路元件300的方法中的步骤。参照图13，在类似于图3中图示的步骤的步骤中，第一浮栅沟槽107a及第二浮栅沟槽107b可在具有STI结构106的基板102中形成，STI结构106位于第一浮栅沟槽107a与第二浮栅沟槽107b之间。在此步骤中，第一浮栅沟槽107a及第二浮栅沟槽107b两者具有相同深度。
参照图14，光阻层136可沉积在基板102的顶表面109上方。光阻层136可填充第一浮栅沟槽107a及第二浮栅沟槽107b。如图14图示，可图案化光阻层136，使得光阻层136覆盖第一浮栅沟槽107a并暴露第二浮栅沟槽107b。接着可进一步蚀刻基板102，使得相对于第一浮栅沟槽107a的深度，增大基板102中第二浮栅沟槽107b的深度。
图15图示根据本揭露的集成电路元件300。集成电路元件300包括具有第一浮栅层110a的第一MOSFET元件129a及具有第二浮栅层110b的第二晶体管129b，第一浮栅层110a具有可称作高速的第一高度ha，第二浮栅层110b具有可称作高容量的第二高度hb。由于相比于第二晶体管结构129b的第二高度hb的第二浮栅层110b，第一浮栅层110a具有较小高度ha，第一MOSFET元件129a包括较小的第一浮栅层110a。
第一晶体管129a及第二晶体管129b的第一图案化控制栅介电层118a及第二图案化控制栅介电层118b可通过沉积连续层，诸如连续第一栅极氧化物层112L、连续氮化物层114L、及跨第一晶体管129a及第二晶体管129b两者的连续第二栅极氧化物层116L，以及图案化而形成，如上文所述。在替代实施方式中，第二MOSFET元件129b的图案化第二栅极氧化物层112b可比第一MOSFET元件129a的图案化第一栅极氧化物层112a更厚。在形成替代实施方式的方法中，可沉积具有第一厚度的连续第一栅极氧化物层112L。
呈上述程序，具体而言，光阻剂可沉积在连续第一栅极氧化物层112L上并被图案化，使得遮蔽其中将形成第一晶体管129a的区域中的连续第一栅极氧化物层112L，及暴露其中将形成第二晶体管129b的区域中的连续第一栅极氧化物层112L。可沉积额外氧化物材料，使得暴露第一栅极氧化物层112L的厚度增大。如此，第二晶体管129b的连续第一栅极氧化物层112L的厚度可比第一晶体管129a的连续第一栅极氧化物层112L的厚度更厚。随后可去除光阻剂，并处理继续，如上文所述。在图案化连续第一栅极氧化物层112L、连续氮化物层114L、连续第二栅极氧化物层116L及连续控制栅层120L之后，集成电路元件300会具有第一晶体管129a及第二晶体管129b。第一晶体管129a具有厚度为ta的图案化第一栅极氧化物层112a，第二晶体管129b具有厚度为tb的图案化第二栅极氧化物层112b。厚度tb比厚度ta更厚。在一实施方式中，第二图案化栅极氧化物层112b的厚度tb比图案化第一栅极氧化物层112a的厚度ta厚20％至70％。在一实施方式中，第二图案化栅极氧化物层112b的厚度tb比图案化第一栅极氧化物层112a的厚度ta厚30％至60％。在一实施方式中，第二图案化栅极氧化物层112b的厚度tb比图案化第一栅极氧化物层112a的厚度ta厚40％至50％。
图16为图示制造具有形成于基板102中的第一浮栅层110a的集成电路元件100的一般方法400的流程图。参照步骤402，第一浮栅沟槽107b可通过图案化基板102上方的光阻层及执行后续蚀刻制程而在基板102中形成。如上述，蚀刻制程可包括任何适当湿式或干式蚀刻或湿式及干式蚀刻组合。参照步骤404，第一穿隧介电层108a可在第一浮栅沟槽107a的侧壁上形成。第一穿隧介电层108a可通过CVD、PECVD、原子层沉积(ALD)或任何其他适当方法而沉积。参照步骤406，第一浮栅层110a可在第一穿隧介电层108a上形成。第一浮栅层110a可通过任何适当方法而沉积，诸如CVD、PECVD或ALD。参照步骤408，可图案化第一浮栅层110a。可执行平坦化步骤408以去除任何多余浮栅层材料。平坦化可通过化学机械研磨或任何其他适当方法而执行。为完成集成电路元件100、200，在步骤410中，连续控制栅介电层118L可沉积在基板102、第一穿隧介电层108a及第一浮栅层110a上方。连续控制栅介电层118L可包括连续第一栅极氧化物层112L、连续氮化物层114L、及连续第二栅极氧化物层116L。接着，在步骤412中，连续控制栅层120L可沉积在连续控制栅介电层118L上方。在步骤414中，连续控制栅介电层118L及连续控制栅层120L可经图案化以形成图案化控制栅介电层及图案化控制栅层120。在步骤416中，可沉积及图案化连续侧壁间隔物层122L，以在图案化控制栅介电层118及图案化控制栅层120上形成侧壁间隔物122。侧壁间隔物122可在离子植入步骤418中用作遮罩，以形成主动区域126、128(源极/漏极区域)并完成第一MOSFET元件129a。接着，在步骤420中，可沉积互连级介电层130，以及在步骤422中，可形成至主动区域126、128及图案化控制栅层132的接触通孔。
图17为图示制造具有高速第一晶体管129a及高电容第一晶体管129b的集成电路元件300的一般方法500的流程图，其中第一浮栅层110a嵌入在基板102中。参照步骤502，可在基板102中蚀刻第一浮栅沟槽107a及第二浮栅沟槽107b。参照步骤504，第一浮栅沟槽107a可用光阻层136遮蔽，及图案化光阻层136以暴露第二浮栅沟槽107b。参照步骤506，可蚀刻第二浮栅沟槽107b，使得第二浮栅沟槽107b可比第一浮栅沟槽107a更深。参照步骤508，可去除光阻层136。参照步骤510，第一穿隧介电层108a可在第一浮栅沟槽107a及第二浮栅沟槽107b的侧壁上形成。参照步骤512，第一浮栅层110a可在第一浮栅层沟槽107a中的第一穿隧介电层108a上形成，及第二浮栅层110b可在第二浮栅沟槽107b中的第二穿隧介电层108b上形成。在如步骤512中地在穿隧介电层上形成浮栅层之后，可执行步骤408至步骤422的操作以完成第一MOSFET元件129a及第二MOSFET元件129b。
本揭露的不同实施方式可提供具有埋入基板102内的第一浮栅层110a的快闪记忆体晶体管结构。通过将第一浮栅层110a埋入基板102内，形成于记忆区域中的晶体管的形貌可与形成于周边逻辑区域中的晶体管的形貌相同。通过拉平形成于记忆区域中的晶体管与形成于周边逻辑区域中的晶体管之间的形貌，可减少由于记忆区域中晶体管与周边逻辑区域中晶体管之间的不均匀高度引起的散焦而导致的剥落缺陷。均匀高度允许在后续光微影蚀刻操作中的均匀焦距。习用堆叠多晶硅快闪结构利用i线阻障制程及多晶保护环来修复快闪损坏缺陷。本文揭示的不同实施方式中形成的结构可省略i线阻障制程，从而改善制程效率及成本。另外，在不需要多晶保护环的情况下，可减小所得晶片尺寸。
参照所有附图并根据本揭露的不同实施方式，MOSFET元件包括：形成于基板102中的第一浮栅沟槽107a内的第一浮栅层110a，形成于第一浮栅沟槽107a的侧壁及底部上的第一穿隧介电层108a、108b，形成于第一浮栅层110a的顶表面上的图案化控制栅介电层118，位于经图案化的控制栅介电层的顶表面上的图案化控制栅层120，及位于图案化控制栅介电层118及图案化控制栅层120的侧壁上的侧壁间隔物122。
根据本揭露的另一实施方式，集成电路金属氧化物半导体场效晶体管(MOSFET)元件100、200、300可设置在包括多个MOSFET元件129a或129b的基板102上，其中MOSFET元件129a或129b中的至少一者包括在基板102内形成的第一浮栅层110a。
另一实施方式为一种制造MOSFET元件129a或129b的方法，包括以下步骤：在基板102中蚀刻第一浮栅沟槽107a，在第一浮栅沟槽107a、107b的侧壁上形成第一穿隧介电层108a、108b，在第一穿隧介电层108a、108b上的第一浮栅沟槽107a、107b中形成第一浮栅层110a，及平坦化第一浮栅层110a、110b。
根据本揭露的一实施态样，一种具有金属氧化物半导体场效晶体管元件的半导体装置，半导体装置包括浮栅层、穿隧介电层、控制栅介电层、控制栅层以及侧壁间隔物。浮栅层形成于基板中的浮栅沟槽内。穿隧介电层形成于浮栅沟槽的侧壁及底部上。控制栅介电层形成于浮栅层的顶表面上方。控制栅层形成于控制栅介电层的顶表面上方。侧壁间隔物位于控制栅介电层及控制栅层的侧壁上。在前述及以下实施方式中的一或更多者中，控制栅介电层包括氧化物/氮化物/氧化物夹层。在前述及以下实施方式中的一或更多者中，浮栅层的顶表面与基板的顶表面共面。在前述及以下实施方式中的一或更多者中，在基板中包括源极及漏极区域，其中浮栅层及控制栅层在源极及漏极区域之间形成。在前述及以下实施方式中的一或更多者中，上述半导体装置还包括互连级介电层及多个接触通孔。互连级介电层覆盖基板。这些接触通孔位于互连级介电层中，并电性耦接源极区域、漏极区域及控制栅层。
根据本揭露的另一实施态样，一种具有金属氧化物半导体场效晶体管元件的半导体装置，半导体装置位于基板上，且半导体装置包括多个金属氧化物半导体场效晶体管元件。这些金属氧化物半导体场效晶体管元件中至少一者包括形成于浮栅沟槽中的浮栅层，且浮栅沟槽形成于基板内。在前述及以下实施方式中的一或更多者中，这些金属氧化物半导体场效晶体管元件包括第一晶体管结构及第二晶体管结构。第一晶体管结构包括形成于基板中的第一浮栅沟槽内的第一浮栅层，且第一浮栅层具有第一高度。第二晶体管结构包括形成于基板中的第二浮栅沟槽内的第二浮栅层，第二浮栅层具有第二高度，其中第二高度不同于第一高度。在前述及以下实施方式中的一或更多者中，上述半导体装置还包括在第一浮栅层的顶表面上的第一图案化栅极氧化物层，以及在第二浮栅层的顶表面上的第二图案化栅极氧化物层，其中第二栅极氧化物层比第一栅极氧化物层更厚。在前述及以下实施方式中的一或更多者中，第二栅极氧化物层相较于第一栅极氧化物层更厚了30％至60％。在前述及以下实施方式中的一或更多者中，上述半导体装置还包括静态随机存取记忆体或动态随机存取记忆体。在前述及以下实施方式中的一或更多者中，第一晶体管结构包含比第二晶体管结构高的切换速度。在前述及以下实施方式中的一或更多者中，第二晶体管结构包含比第一晶体管结构高的电荷储存量。
根据本揭露的一个实施态样，一种制造具有金属氧化物半导体场效晶体管元件的半导体装置的方法，包括在基板中蚀刻第一浮栅沟槽。在第一浮栅沟槽的侧壁上形成第一穿隧介电层。在第一穿隧介电层上的第一浮栅沟槽中形成第一浮栅层。平坦化第一浮栅层。在前述及以下实施方式中的一或更多者中，上述方法还包括在第一浮栅层上方形成连续控制栅介电层。在连续控制栅介电层上方形成连续第一控制栅层。以及蚀刻连续控制栅介电层及连续控制栅层，以形成图案化控制栅介电层及图案化控制栅层。在前述及以下实施方式中的一或更多者中，形成控制栅介电层的步骤包括形成连续第一氧化物层，在连续第一氧化物层上方形成连续氮化物层，及在连续氮化物层上方形成连续第二氧化物层。在前述及以下实施方式中的一或更多者中，上述方法还包括在基板中蚀刻第二沟槽。在第二沟槽的侧壁上形成第二穿隧介电层。以及在第二穿隧介电层上形成第二浮栅层。在前述及以下实施方式中的一或更多者中，上述方法还包括在第二穿隧介电层及第二浮栅层上方形成图案化控制栅介电层及图案化控制栅层。在前述及以下实施方式中的一或更多者中，第二浮栅层上方的图案化控制栅层包括图案化第一氧化物层，图案化第一氧化物层具有厚度，厚度比第一浮栅层上方的图案化控制栅层的厚度厚30％至60％。在前述及以下实施方式中的一或更多者中，第二穿隧介电层以与第一穿隧介电层相同的步骤形成，且第二浮栅层以与第一穿隧介电层相同的步骤形成。在前述及以下实施方式中的一或更多者中，上述方法还包括在控制栅介电层及控制栅层上形成侧壁间隔物。以及使用侧壁间隔物作为遮罩，在基板中形成源极及漏极区域。
上文概述若干实施方式的特征或实例，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施方式或实例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。
Claims (10)
1.一种具有金属氧化物半导体场效晶体管元件的半导体装置，其特征在于，该半导体装置包括：
一浮栅层，形成于一基板中的一浮栅沟槽内；
一穿隧介电层，形成于该浮栅沟槽的侧壁及一底部上；
一控制栅介电层，形成于该浮栅层的一顶表面上方；
一控制栅层，形成于该控制栅介电层的一顶表面上方；以及
侧壁间隔物，位于该控制栅介电层及该控制栅层的侧壁上。
2.根据权利要求1所述的半导体装置，其特征在于，该浮栅层的该顶表面与该基板的一顶表面共面。
3.根据权利要求1所述的半导体装置，其特征在于，进一步在该基板中包括一源极及漏极区域，其中该浮栅层及该控制栅层在该源极及漏极区域之间形成。
4.根据权利要求3所述的半导体装置，其特征在于，进一步包括：
一互连级介电层，覆盖该基板；以及
多个接触通孔，位于该互连级介电层中，并电性耦接该源极区域、该漏极区域及该控制栅层。
5.一种具有金属氧化物半导体场效晶体管元件的半导体装置，该半导体装置位于一基板上，其特征在于，包括：
多个金属氧化物半导体场效晶体管元件；
其中所述多个金属氧化物半导体场效晶体管元件中的至少一者包括形成于一浮栅沟槽中的一浮栅层，该浮栅沟槽形成于该基板内。
6.根据权利要求5所述的半导体装置，其特征在于，所述多个金属氧化物半导体场效晶体管元件包括：
一第一晶体管结构，包括形成于该基板中的一第一浮栅沟槽内的一第一浮栅层，该第一浮栅层具有一第一高度；以及
一第二晶体管结构，包括形成于该基板中的一第二浮栅沟槽内的一第二浮栅层，该第二浮栅层具有一第二高度，其中该第二高度不同于该第一高度。
7.根据权利要求6所述的半导体装置，其特征在于，进一步包括在该第一浮栅层的一顶表面上的一第一图案化栅极氧化物层及在该第二浮栅层的一顶表面上的一第二图案化栅极氧化物层，其中该第二栅极氧化物层比该第一栅极氧化物层更厚。
8.一种制造具有金属氧化物半导体场效晶体管元件的半导体装置的方法，其特征在于，包括以下步骤：
在一基板中蚀刻一第一浮栅沟槽；
在该第一浮栅沟槽的侧壁上形成一第一穿隧介电层；
在该第一穿隧介电层上的该第一浮栅沟槽中形成一第一浮栅层；以及
平坦化该第一浮栅层。
9.根据权利要求8所述的方法，其特征在于，进一步包括以下步骤：
在该第一浮栅层上方形成一连续控制栅介电层；
在该连续控制栅介电层上方形成一连续第一控制栅层；以及
蚀刻该连续控制栅介电层及该连续控制栅层，以形成一图案化控制栅介电层及一图案化控制栅层。
10.根据权利要求9所述的方法，其特征在于，形成该控制栅介电层的步骤包括形成一连续第一氧化物层，在该连续第一氧化物层上方形成一连续氮化物层，及在该连续氮化物层上方形成一连续第二氧化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/000,613 US11792981B2 (en) | 2020-08-24 | 2020-08-24 | Two dimensional structure to control flash operation and methods for forming the same |
| US17/000,613 | 2020-08-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113540103A true CN113540103A (zh) | 2021-10-22 |
Family
ID=78094347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110181730.6A Pending CN113540103A (zh) | 2020-08-24 | 2021-02-09 | 半导体装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11792981B2 (zh) |
| CN (1) | CN113540103A (zh) |
| TW (1) | TWI779491B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI825927B (zh) * | 2022-06-02 | 2023-12-11 | 南亞科技股份有限公司 | 具有保護環的半導體元件 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5429970A (en) * | 1994-07-18 | 1995-07-04 | United Microelectronics Corporation | Method of making flash EEPROM memory cell |
| US6011288A (en) * | 1997-12-22 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory cell with vertical channels, and source/drain bus lines |
| US6127226A (en) * | 1997-12-22 | 2000-10-03 | Taiwan Semiconductor Manufacturing Company | Method for forming vertical channel flash memory cell using P/N junction isolation |
| US5923063A (en) * | 1998-02-19 | 1999-07-13 | Advanced Micro Devices, Inc. | Double density V nonvolatile memory cell |
| US6087222A (en) * | 1998-03-05 | 2000-07-11 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical split gate flash memory device |
| JP3279263B2 (ja) * | 1998-09-04 | 2002-04-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US6436765B1 (en) * | 2001-02-09 | 2002-08-20 | United Microelectronics Corp. | Method of fabricating a trenched flash memory cell |
| US6555434B2 (en) * | 2001-07-13 | 2003-04-29 | Vanguard International Semiconductor Corporation | Nonvolatile memory device and manufacturing method thereof |
| US7005338B2 (en) | 2002-09-19 | 2006-02-28 | Promos Technologies Inc. | Nonvolatile memory cell with a floating gate at least partially located in a trench in a semiconductor substrate |
| TWI283912B (en) * | 2002-10-21 | 2007-07-11 | Nanya Technology Corp | A trench type stacked gate flash memory and the method to fabricate the same |
| US6873006B2 (en) * | 2003-03-21 | 2005-03-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region |
| US6958513B2 (en) * | 2003-06-06 | 2005-10-25 | Chih-Hsin Wang | Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells |
| KR101073643B1 (ko) * | 2009-02-19 | 2011-10-14 | 서울대학교산학협력단 | 고성능 단일 트랜지스터 플로팅 바디 ｄｒａｍ 소자 및 그 제조 방법 |
| US20120080748A1 (en) * | 2010-09-30 | 2012-04-05 | Force Mos Technology Co., Ltd. | Trench mosfet with super pinch-off regions |
| JP6518485B2 (ja) | 2015-03-30 | 2019-05-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US11276697B2 (en) * | 2018-04-02 | 2022-03-15 | Intel Corporation | Floating body metal-oxide-semiconductor field-effect-transistors (MOSFET) as antifuse elements |
-
2020
- 2020-08-24 US US17/000,613 patent/US11792981B2/en active Active
-
2021
- 2021-02-09 CN CN202110181730.6A patent/CN113540103A/zh active Pending
- 2021-02-09 TW TW110105177A patent/TWI779491B/zh active
-
2022
- 2022-07-13 US US17/863,749 patent/US11903193B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20220059556A1 (en) | 2022-02-24 |
| US11792981B2 (en) | 2023-10-17 |
| US20220352192A1 (en) | 2022-11-03 |
| TW202209681A (zh) | 2022-03-01 |
| US11903193B2 (en) | 2024-02-13 |
| TWI779491B (zh) | 2022-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| CN1474436A (zh) | 具有自对准节接触孔的半导体器件及其制造方法 | |
| US10566337B2 (en) | Method of manufacturing memory device | |
| CN110349906B (zh) | 一种自对准沟槽的形成方法 | |
| KR20200062353A (ko) | 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법 | |
| US7544582B2 (en) | Semiconductor device and method for fabricating the same | |
| US6872629B2 (en) | Method of forming a memory cell with a single sided buried strap | |
| US11690213B2 (en) | Semiconductor devices having a decreasing height gate structure | |
| CN109545734B (zh) | 半导体结构及其形成方法 | |
| US11903193B2 (en) | Two dimensional structure to control flash operation and methods for forming the same | |
| US8956950B2 (en) | Method of manufacturing semiconductor devices | |
| TWI769797B (zh) | 動態隨機存取記憶體及其製造法方法 | |
| CN113496894B (zh) | 半导体结构的形成方法 | |
| TW202207426A (zh) | 半導體元件及其形成方法 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| US8148243B2 (en) | Zero capacitor RAM with reliable drain voltage application and method for manufacturing the same | |
| US11195841B2 (en) | Integrated circuit and method for manufacturing the same | |
| US11830918B2 (en) | Memory device | |
| US20220328429A1 (en) | Grounded metal ring structure for through-silicon via | |
| EP3826057A1 (en) | Semiconductor device and method of fabricating the same | |
| TWI452677B (zh) | 埋藏位元線及其製造方法 | |
| CN117712040A (zh) | 半导体结构及其形成方法 | |
| CN115084034A (zh) | 半导体存储器结构及其形成方法 | |
| CN118317597A (zh) | 半导体装置 | |
| KR20000041808A (ko) | 반도체장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |