CN112838163A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112838163A
CN112838163A CN202011324611.3A CN202011324611A CN112838163A CN 112838163 A CN112838163 A CN 112838163A CN 202011324611 A CN202011324611 A CN 202011324611A CN 112838163 A CN112838163 A CN 112838163A
Authority
CN
China
Prior art keywords
electrode
support
semiconductor device
electrode support
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011324611.3A
Other languages
English (en)
Inventor
崔允荣
金昇辰
李炳铉
朴相在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112838163A publication Critical patent/CN112838163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件可以包括：在衬底上的多个下电极；在相邻下电极之间并且包括金属材料的第一电极支撑件；在下电极和第一电极支撑件上以沿第一电极支撑件和每个下电极的轮廓延伸的介电层；以及在介电层上的上电极。

Description

半导体器件及其制造方法
该申请要求享有于2019年11月25日在韩国知识产权局(KIPO)提交的第10-2019-0151871号韩国专利申请的优先权，其全部公开内容通过全文引用合并于此。
技术领域
本公开涉及一种半导体器件，更具体地，涉及一种包括沿一个方向延伸的导电电极和支撑该导电电极的支撑结构的半导体器件。
背景技术
随着半导体器件的集成度的提高，更大的电容和更高的集成密度是有益的，从而导致设计规则不断减少。这种趋势在动态随机存取存储器(DRAM)中很明显，DRAM是在集成度较高的器件中占用空间较小的一种半导体存储器件。然而，为了使DRAM器件工作，每个单元中都需要大于一定水平的电容，这可能会受到较小的占用空间的阻碍，因为电容是电容器的电极的表面积的函数。
为此，正在研究在电容器中利用具有高介电常数的介电层和/或增加电容器的下电极与介电层之间的接触面积，例如提供了一种电容器，其中当下电极的高度增加时，电容器与介电层之间的接触面积增加，从而增加电容器的电容。
为了防止由于下电极的高度增加而引起的下电极倾斜或塌陷，已经提出了使用能够支撑下电极的支撑结构。
发明内容
与本发明构思的各种示例实施例有关的方面提供了一种半导体器件，其中支撑下电极的电极支撑件连接到地电压以改善器件的性能和可靠性。
与本发明构思的各种示例实施例有关的方面还提供了一种制造半导体器件的方法，其中支撑下电极的电极支撑件连接到地电压以改善器件的性能和可靠性。
根据本发明构思的一些示例实施例，一种半导体器件包括：多个下电极，在衬底上；第一电极支撑件，在相邻下电极之间并且包括导电材料；介电层，在多个下电极和第一电极支撑件上沿多个第一电极支撑件和每个下电极的轮廓延伸；以及上电极，在介电层上。
根据本发明构思的一些示例实施例，一种半导体器件包括：多个下电极，在衬底上；电极支撑件，在多个下电极中的相邻下电极之间包括导电材料，该电极支撑件在其上表面上包括支撑暴露区域；介电层，在电极支撑件和下电极上但不在电极支撑件的支撑暴露区域上；上电极，在介电层上；上板电极，在上电极上并且电连接到电极支撑件；以及接地插塞，连接到上板电极。
根据本发明构思的一些示例实施例，一种半导体器件包括：电极支撑件，在衬底上并且限定多个下电极孔；绝缘间隔件，在每个下电极孔的侧壁上；多个下电极，在下电极孔中并且通过绝缘间隔件与电极支撑件间隔开；介电层，在下电极和电极支撑件上；以及上电极，在介电层上并且电连接到电极支撑件。然而，本发明构思的示例实施例的各方面不限于本文阐述的方面。通过参考下面给出的本发明构思的示例实施例的详细描述，对于示例实施例所属领域的普通技术人员而言，示例实施例的以上和其他方面将变得更加显而易见。
附图说明
通过以下结合附图对实施例的描述，这些和/或其他方面将变得显而易见并且更容易理解，在附图中：
图1和图2是根据本发明构思的至少一个示例实施例的半导体器件的平面视图；
图3和图4是沿图2的A-A和B-B截取的截面图；
图5是图4的部分P的放大视图；
图6和图7分别示出了根据本发明构思的至少一个示例实施例的半导体器件；
图8示出了根据本发明构思的至少一个示例实施例的半导体器件；
图9至图11分别示出了根据本发明构思的至少一个示例实施例的半导体器件；
图12示出了根据本发明构思的至少一个示例实施例的半导体器件；
图13示出了根据本发明构思的至少一个示例实施例的半导体器件；
图14和图15示出了根据本发明构思的至少一个示例实施例的半导体器件；
图16示出了根据本发明构思的至少一个示例实施例的半导体器件；
图17至图19分别示出了根据本发明构思的至少一个示例实施例的半导体器件；
图20和图21示出了根据本发明构思的至少一个示例实施例的半导体器件；
图22至图34是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图；
图35是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图；
图36至图39是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图；以及
图40是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图。
具体实施方式
与根据本发明构思的示例实施例的半导体器件有关的附图示出了动态随机存取存储器(DRAM)中包括的电容器和电极支撑件。
尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因此，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分，而不脱离本公开的范围。
当一个元件被称为“在另一个元件上”、“连接到另一个元件”、“耦合到另一个元件”或“与另一个元件相邻”时，该元件可以直接在另一个元件上、连接到另一个元件、耦合到另一个元件或与另一个元件相邻，或者可以存在一个或多个其他中间元件。相反，当一个元件被称为“直接在另一个元件上”、“直接连接到另一个元件”，“直接耦合到另一个元件”或“与另一个元件紧邻”时，不存在中间元件。
为了便于描述，在本文中可以使用诸如“下”、“上”等的空间相对术语，以描述如附图中所示的一个元件或特征与另一个(另一些)元件或特征的关系。将理解，除了附图中描绘的方位之外，空间相对术语还旨在涵盖器件在使用或操作中的不同方位。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征“下方”的元件将被定向为在其他元件或特征“上方”。因此，示例术语“下方”和“上方”可以涵盖“在……上方和“在……下方”两个方位。可以以其他方式定向器件(旋转90度或位于其他方位)，并且据此来解释本文中使用的空间相对描述语。另外，当一个元件被称为“在两个元件之间”时，该元件可以是两个元件之间的唯一元件，或者可以存在一个或多个其他中间元件。
图1和图2是根据本发明构思的至少一个示例实施例的半导体器件的平面视图。图3和图4是沿图2的A-A和B-B截取的截面图。图5是图4的部分P的放大视图。
作为参考，图1是半导体器件的下电极210和第二电极支撑件150的平面视图。图2是形成在图1的下电极210和第二电极支撑件150上的上电极230的示例平面视图。图3和图4是图2的上电极230上的上板电极240和第一接地插塞270的截面图的示例。
参照图1至图5，根据实施例的半导体器件可以包括多个下电极210、第一电极支撑件130、第二电极支撑件150、绝缘间隔件160、电容器介电层220、上电极230、上板电极240和第一接地插塞270。
第一着陆焊盘115可以在衬底100上。第一着陆焊盘115可以连接到衬底100。第一着陆焊盘115可以电连接到形成在衬底100上或衬底100中的导电区域。第一着陆焊盘115可以经由第一存储接触部105连接到衬底100。第一着陆焊盘115可以分别在第一存储接触部105上。
第一层间绝缘膜110可以在衬底100上。第一存储接触部105和第一着陆焊盘115可以在衬底100上的第一层间绝缘膜110中。衬底100可以是硅衬底，例如体硅或绝缘体上硅(SOI)。备选地，衬底100可以是但不限于半导体衬底，例如包括硅锗、绝缘体上硅锗(SGOI)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓和/或锑化镓的衬底。在下面的描述中，衬底100将被描述为硅衬底。
第一层间绝缘膜110可以包括绝缘体材料，例如氧化硅、氮化硅、氮氧化硅(SiON)、碳氮氧化硅(SiOCN)和/或其组合中的至少一种。第一存储接触部105可以例如包括掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物、金属和/或其组合中的至少一种。第一着陆焊盘115可以例如包括掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物、金属和/或其组合中的至少一种。在根据示例实施例的半导体器件中，第一着陆焊盘115可以包括钨(W)。第一着陆焊盘115和第一存储接触部可以包括相同或不同的材料。
第一蚀刻停止层120可以在第一层间绝缘膜110上。第一蚀刻停止层120可以暴露每个第一着陆焊盘115的至少一部分。例如，第一蚀刻停止层120可以在第一着陆焊盘115上。第一刻蚀停止层120可以包括至少部分地暴露第一着陆焊盘115的电极焊盘开口。第一刻蚀停止层120可以例如包括氮化硅(SiN)、碳氮化硅(SiCN)、氮化硼硅(SiBn)、碳氧化硅(SiCO)、氮氧化硅(SiON)、氧化硅(SiO)和碳氮氧化硅(SiOCN)中的至少一种。在本文中，除非另外特别指出，否则原子缩写指示材料所包括的原子组成，但不包括或限制材料中原子的比例。例如，碳氧化硅(SiCO)指示它包含硅(Si)、碳(C)和氧(O)，而不指示硅(Si)、碳(C)和氧(O)之间的特定比例为1∶1∶1。
下电极210可以在衬底100上。下电极210可以在第一着陆焊盘115上，并且可以连接到第一着陆焊盘115。每个下电极210的一部分可以在第一蚀刻停止层120中。下电极210可以穿过第一蚀刻停止层120并且连接到第一着陆焊盘115。
例如，每个下电极210可以具有像柱子的形状。例如，下电极210可以包括圆柱体(例如，具有圆形或卵形的截面)和/或可以包括多边形截面。下电极210可以沿衬底100的厚度方向延伸(例如，沿远离衬底100的上表面的方向延伸)。下电极210沿衬底100的厚度方向延伸的长度可以大于下电极210沿平行于衬底100的方向DR1、DR2或DR3延伸的长度。
下电极210可以沿第一方向DR1和第二方向DR2重复地对准。第一方向DR1和第二方向DR2可以彼此正交。沿第一方向DR1重复地对准的下电极210也可以沿第二方向DR2重复地对准。沿第二方向DR2重复地对准的下电极210可以不沿第二方向DR2线性地布置。沿第二方向DR2重复地对准的下电极210可以以Z字形图案布置。下电极210可以沿第三方向DR3线性地布置。
下电极210可以包括但不限于掺杂的半导体材料、导电金属氮化物(例如氮化钛、氮化钽、氮化铌或氮化钨)、金属(例如钌、铱、钛或钽)和/或导电金属氧化物(例如氧化铱或氧化铌)。在根据示例实施例的半导体器件中，下电极210可以包括氮化钛(TiN)。备选地，在根据另一示例实施例的半导体器件中，下电极210可以包括氮化铌(NbN)。
第一电极支撑件130可以在第一蚀刻停止层120上。第一电极支撑件130可以与第一蚀刻停止层120间隔开。第一电极支撑件130可以在相邻下电极210之间。
第一电极支撑件130可以包括形成在与下电极210相对应的位置处的多个第一电极孔130h。下电极210可以沿衬底100的厚度方向穿透第一电极孔130h。第一电极支撑件130可以接触下电极210。第一电极支撑件130可以部分地接触下电极210的侧壁。第一电极支撑件130可以在第一电极孔130h处接触下电极210。
第一电极支撑件130可以包括形成在相邻下电极210之间的第一贯穿图案130tp。对第一贯穿图案130tp的描述可以类似于稍后将给出的对第二贯穿图案150tp的描述。
第一电极支撑件130可以包括绝缘材料，例如氮化硅、碳氮化硅、氮化硼硅、碳氧化硅、氮氧化硅、氧化硅和碳氮氧化硅中的至少一种。
第二电极支撑件150可以在第一电极支撑件130上。第二电极支撑件150可以与第一电极支撑件130间隔开。第二电极支撑件150可以在相邻下电极210之间。第二电极支撑件150可以包括形成在与下电极210相对应的位置处的多个第二电极孔150h。下电极210可以穿透第二电极孔150h。第二电极支撑件150可以与下电极210间隔开，并且因此不与下电极210接触。
第二电极支撑件150可以包括形成在相邻下电极210之间的第二贯穿图案150tp。第二贯穿图案150tp可以形成在与第一贯穿图案130tp相对应的位置处。第一贯穿图案130tp和第二贯穿图案150tp可以沿衬底100的厚度方向重叠。可以在形成第一电极支撑件130和第二电极支撑件150的过程中形成第一贯穿图案130tp和第二贯穿图案150tp。
第二电极支撑件150可以包括导电材料，例如金属材料。第二电极支撑件150可以例如包括掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物和金属中的至少一种。在下面的描述中，第二电极支撑件150将被描述为包括金属材料。
第一贯穿图案130tp和第二贯穿图案150tp中的每一个可以形成在多个相邻下电极210上。在根据示例实施例的半导体器件中，第一贯穿图案130tp和第二贯穿图案150tp中的每一个可以形成在四个相邻下电极210之间。与一个第二贯穿图案150tp相接的四个下电极210可以处于四边形的顶点。下电极210不在第一贯穿图案130tp和第二贯穿图案150tp中。
在图1中，未与第二贯穿图案150tp相接的一个下电极210位于沿第一方向DR1彼此相邻的第二贯穿图案150tp之间。然而，实施例不限于这种情况。例如，可以没有未与第二贯穿图案150tp相接的下电极210位于沿第一方向DR1彼此相邻的第二贯穿图案150tp之间。备选地，未与第二贯穿图案150tp相接的两个或更多个下电极210可以位于沿第一方向DR1彼此相邻的第二贯穿图案150tp之间。
第二电极支撑件150可以包括其中形成有第二电极孔150h的电极支撑部150_1和沿电极支撑部150_1的边缘的边缘部150_2，并且围绕电极支撑部150_1。第二电极支撑件150的边缘部150_2可以限定第二电极支撑件150的边界。第二电极支撑件150的边缘部150_2可以是位于比最外部的下电极210更靠外的部分。
第二电极支撑件150的电极支撑部150_1可以包括其中形成有第二贯穿图案150tp的内部支撑区域150_11和其中未形成第二贯穿图案150tp的外部支撑区域150_12。
第二电极支撑件150包括彼此面对的上表面150us和下表面150bs。例如，第二电极支撑件150的下表面150bs可以面对衬底100。第二电极孔150h可以将第二电极支撑件150的上表面150us和第二电极支撑件150的下表面150bs相连。尽管第二电极支撑件150的上表面150us被示出为与每个下电极210的上表面210us位于同一平面中，但是实施例不限于这种情况。例如，下电极210中的一些和/或全部也可以在第二电极支撑件150的上表面150us的上方突出。
第二电极支撑件150的上表面150us可以包括沿第一方向DR1延伸的第一边界线150sb和沿第二方向DR2延伸的第二边界线150sa。第二电极支撑件150的第一边界线150sb和第二电极支撑件150的第二边界线150sa可以形成第二电极支撑件150的边界。
在图1中，第二电极支撑件150的第一边界线150sb和第二电极支撑件150的第二边界线150sa彼此直接连接。然而，这仅是为了便于描述而使用的示例，并且实施例不限于该示例。第二电极支撑件150的第一边界线150sb和第二电极支撑件150的第二边界线150sa也可以通过连接边界连接，并且连接边界可以包括各种形状，例如直线、曲线、阶梯形和/或波浪形。
第二电极支撑件150的上表面150us可以包括被电容器介电层220和上电极230覆盖的未暴露区域150us_1以及未被电容器介电层220和上电极230覆盖的暴露区域150us_2。第二电极支撑件150的上表面150us的暴露区域150us_2是其上未形成电容器介电层220和上电极230的部分。第二电极支撑件150的边缘部150_2包括第二电极支撑件150的上表面150us的暴露区域150us_2。例如，第二电极支撑件150的上表面150us的暴露区域150us_2可以成形为例如沿第一方向DR1或第二方向DR2延伸的矩形。
在根据示例实施例的半导体器件中，第二电极支撑件150的上表面150us的暴露区域150us_2可以沿第二电极支撑件150的第一边界线150sb和第二电极支撑件150的第二边界线150sa延伸。
在图2中，沿每条第一边界线150sb延伸的第二电极支撑件150的暴露区域150us_2和沿每条第二边界线150sa延伸的第二电极支撑件150的暴露区域150us_2彼此不相接。然而，实施例不限于这种情况。与图中不同，第二电极支撑件150的上表面150us的暴露区域150us_2也可以沿第二电极支撑件150的整个边界延伸。与图中不同，第二电极支撑件150的上表面150us的暴露区域150us_2也可以沿彼此面对的两条第一边界线150sb之一延伸。另外，第二电极支撑件150的上表面150us的暴露区域150us_2可以沿彼此面对的两条第二边界线150sa之一延伸。
在根据实施例的半导体器件中，第二电极支撑件150沿衬底100的厚度方向的厚度t11可以大于第一电极支撑件130的厚度t12。与图中不同，包括绝缘材料的第一电极支撑件130可以不在第二电极支撑件150与第一蚀刻停止层120之间。也就是说，仅一个电极支撑件可以支撑下电极210。
绝缘间隔件160可以在第二电极支撑件150与下电极210之间。绝缘间隔件160可以沿第二电极支撑件150与下电极210之间的边界。
下电极210和第二电极支撑件150可以通过绝缘间隔件160间隔开。绝缘间隔件160可以使下电极210与包括导电材料的第二电极支撑件150电绝缘。
绝缘间隔件160可以形成在第二电极孔150h的侧壁上。绝缘间隔件160可以整体地覆盖下电极210的侧壁，其限定与下电极210形成边界的第二电极孔150h。
每个下电极210可以包括与绝缘间隔件160横向重叠的重叠区域210_1和未与绝缘间隔件160横向重叠的非重叠区域210_2。绝缘间隔件160可以部分地覆盖每个下电极210的侧壁。绝缘间隔件160可以覆盖每个下电极210的重叠区域210_1的侧壁210_1sw。绝缘间隔件160未覆盖每个下电极210的非重叠区域210_2的侧壁210_2sw。
在根据实施例的半导体器件中，从第二电极支撑件150的上表面150us到每个绝缘间隔件160的底部的距离t14可以大于第二电极支撑件150的厚度t11。
每个绝缘间隔件160可以包括厚度d1随着距衬底100的距离增加而增加的部分。例如，随着距衬底100的距离增加，每个下电极210的每个侧壁210_1sw的一部分上的绝缘间隔件160的一部分可以变得更厚。在图5中，每个绝缘间隔件160的厚度d1随着距衬底100的距离增加而增加，然后减小，但是实施例不限于这种情况。也就是说，每个绝缘间隔件160的厚度d1可以随着距衬底100的距离增加而增加，然后保持恒定。
在形成第二贯穿图案150tp的每个部分中，可以对下电极210的与第二贯穿图案150tp相接的上部进行倒角。在根据实施例的半导体器件中，下电极210的每个倒角部分的高度t13可以大于从第二电极支撑件150的上表面150us到每个绝缘间隔件160的底部的距离t14。例如，在形成第二贯穿图案150tp的每个部分中，绝缘间隔件160可以不在下电极210的与第二贯穿图案150tp相接的侧壁上。绝缘间隔件160可以不在下电极210的在与第二贯穿图案150tp重叠的每个部分中的侧壁上。
绝缘间隔件160可以包括绝缘材料，例如氧化硅、碳氮化硅、氮化硅、碳氧化硅、氮氧化硅和包含金属的高介电常数(高k)材料中的至少一种。包含金属的高k材料可以例如包括氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、钡锶钛氧化物、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌和其组合中的一种。在根据示例实施例的半导体器件中，绝缘间隔件160可以包括介电常数高于氧化硅的绝缘材料。例如，绝缘间隔件160可以包括碳氮化硅。
可以在下电极210、第一电极支撑件130和第二电极支撑件150上形成电容器介电层220。电容器介电层220可以沿下电极210的轮廓、第一电极支撑件130的上表面和下表面、第二电极支撑件150的上表面150us以及第二电极支撑件150的下表面150bs延伸。电容器介电层220不在第二电极支撑件150与绝缘间隔件160之间延伸。电容器介电层220可以包括绝缘体材料，例如氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)和/或包含金属的高k材料中的至少一种。尽管电容器介电层220被示为单个层，但是这仅是为了便于描述和说明而使用的示例，并且实施例不限于该示例。例如，根据示例实施例，半导体器件中的电容器介电层220可以包括具有顺序地堆叠的介电层的结构，例如在其中顺序地堆叠氧化锆、氧化铝和氧化锆的结构。
在根据示例实施例的半导体器件中，电容器介电层220可以包括：包括铪(Hf)的介电层。在根据示例实施例的半导体器件中，电容器介电层220可以具有铁电材料层和顺电材料层的堆叠结构。
铁电材料层可以具有铁电特性。铁电材料层可以足够厚以具有铁电特性。具有铁电特性的铁电材料层的厚度范围可以根据铁电材料而变化。
例如，铁电材料层可以包括单金属氧化物。铁电材料层可以包括单金属氧化物层。这里，单金属氧化物可以是由一种金属和氧组成的二元化合物。包括单金属氧化物的铁电材料层可以具有斜方晶系。
在一个示例中，单金属氧化物层中包括的金属可以是铪(Hf)。单金属氧化物层可以是氧化铪(HfO)层。这里，氧化铪层可以具有符合化学计量的化学式或可以具有不符合化学计量的化学式。
在另一个示例中，单金属氧化物层中包括的金属可以是属于镧系元素的稀土金属之一。单金属氧化物层可以包括：包括属于镧系元素的金属的稀土金属氧化物层。这里，包括属于镧系元素的金属的稀土金属氧化物层可以具有符合化学计量的化学式或可以具有不符合化学计量的化学式。当铁电材料层包括单金属氧化物层时，其厚度可以例如为1nm至10nm。
在另一个示例实施例中，铁电材料层可以包括双金属氧化物。铁电材料层可以包括双金属氧化物层。这里，双金属氧化物可以是包括两种金属和氧的三元化合物。包括双金属氧化物的铁电材料层可以具有斜方晶系。
双金属氧化物层中包括的金属可以例如是铪(Hf)和锆(Zr)。双金属氧化物层可以是氧化铪锆(HfZrO)。例如，双金属氧化物层可以包括(HfxZr(1-x)O)层，其中x可以是0.2至0.8。这里，氧化铪锆(HfZrO)层可以具有符合化学计量的化学式或可以具有不符合化学计量的化学式。
当铁电材料层包括双金属氧化物层时，其厚度可以例如为1nm至20nm。
顺电材料层可以是包括锆(Zr)的介电层或包括锆(Zr)的堆叠层。顺电材料层可以包括与铁电材料层相同的化学式。尽管化学式可以相同，但是材料层表现出的铁电特性和/或顺电特性可以取决于介电材料的晶体结构。
在电容器介电层220的特定部分中，顺电材料可以具有正介电常数，而铁电材料可以具有负介电常数。也就是说，顺电材料可以具有正电容，而铁电材料可以具有负电容。
通常，当具有正电容的两个或更多个电容器串联连接时，电容之和减小。然而，当具有负电容的电容器和具有正电容的电容器串联连接时，电容之和增加。
上电极230可以在电容器介电层220上。上电极230可以沿电容器介电层220的轮廓延伸。上电极230可以包括但不限于掺杂的半导体材料、导电金属氮化物(例如氮化钛、氮化钽、氮化铌或氮化钨)、金属(例如钌、铱、钛或钽)和/或导电金属氧化物(例如氧化铱或氧化铌)。在根据实施例的半导体器件中，上电极230可以包括氮化钛(TiN)和/或氮化铌(NbN)。
上板电极240可以在上电极230上。上板电极240可以在第二电极支撑件150的上表面150us的暴露区域150us_2内限定的区域上方并且在第二电极支撑件150的上表面150us的未暴露区域150us_1上。例如，上板电极240可以不形成在第二电极支撑件150的上表面的暴露区域150us_2上和/或上板电极240可以不覆盖第二电极支撑件150的上表面的暴露区域150us_2。
上板电极240可以例如包括元素半导体材料层和/或化合物半导体材料层中的至少一种。上板电极240可以包括掺杂的n型或p型杂质。
支撑连接图案250可以在第二电极支撑件150的上表面的暴露区域150us_2上。支撑连接图案250可以覆盖第二电极支撑件150的上表面的暴露区域150us_2，在该暴露区域150us_2上没有形成电容器介电层220、上电极230和上板电极240。支撑连接图案250可以连接到第二电极支撑件150。支撑连接图案250可以连接到上板电极240。支撑连接图案250可以将第二电极支撑件150和上板电极240相连。第二电极支撑件150可以通过支撑连接图案250电连接到上板电极240。上板电极240可以通过第二电极支撑件150的上表面的暴露区域150us_2电连接到第二电极支撑件150。
在示例实施例中，支撑连接图案250的一部分可以沿横向方向(例如，第一方向DR1)比第二电极支撑件150的侧壁更加突出。尽管在图3中支撑连接图案250在横向上比上板电极240的侧壁更加突出，但是实施例不限于这种情况。
例如，当与图2中不同，第二电极支撑件150的上表面的暴露区域150us_2没有延伸到第一边界线150sb和/或第二边界线150sa时，支撑连接图案250可以不在横向上比第二电极支撑件150的侧壁更加突出。
支撑连接图案250可以包括导电材料，例如掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物、导电金属氧化物和/或金属中的至少一种。
第二层间绝缘膜260可以在上板电极240上。第二层间绝缘膜260可以覆盖支撑连接图案250的上表面和支撑连接图案250的侧壁。
第一接地插塞270可以在第二层间绝缘膜260中并且连接到上板电极240。第一接地插塞270可以填充第二层间绝缘膜260中的第一接地插塞孔270h。
第一接地插塞270可以电连接到上板电极240、支撑连接图案250、上电极230和第二电极支撑件150。第一接地插塞270可以经由上板电极240和支撑连接图案250电连接到第二电极支撑件150。第一接地插塞270可以通过第二电极支撑件150的上表面的暴露区域150us_2电连接到第二电极支撑件150。
第一接地插塞270可以连接到特定电压，例如地电压。上板电极240、支撑连接图案250、上电极230和第二电极支撑件150可以连接到地电压。第一接地插塞270可以包括导体，例如掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物、导电金属氧化物和金属中的至少一种。
随着下电极210之间的距离减小，在相邻下电极210之间可能会产生漏电流。在相邻下电极210之间产生的漏电流会降低半导体器件的可靠性和性能。
然而，由于第二电极支撑件150包括导电材料并且连接到地电压，因此可以防止相邻下电极210之间的漏电流，从而改善半导体器件的可靠性和性能。此外，由于第二电极支撑件150电连接到上电极230，因此第二电极支撑件150与下电极210之间的每个绝缘间隔件160可以用作电容器的介电层，从而增加半导体器件的电容器的电容。
图6和图7分别示出了根据本发明构思的至少一个示例实施例的半导体器件。图8示出了根据本发明构思的至少一个示例实施例的半导体器件。为了便于描述，在附图中，相同的附图标记用于相同的构成元件且将省略其重复描述，并且将主要描述与上面参考图1至图5描述的半导体器件的区别。
参照图6和图7，在根据实施例的半导体器件中，每个绝缘间隔件160的厚度d1可以随着距衬底100的距离增加而保持恒定。
在图6中，每个绝缘间隔件160可以安装在下电极210的非重叠区域210_2上。在图7中，每个绝缘间隔件160可以在第二电极支撑件150与第一电极支撑件130之间安装在电容器介电层220和上电极230上。
参照图8，在根据示例实施例的半导体器件中，上板电极240可以在第二电极支撑件150的上表面150us的暴露区域150us_2上。
上板电极240可以覆盖第二电极支撑件150的上表面150us的暴露区域150us_2。第一接地插塞270可以经由上板电极240电连接到第二电极支撑件150。
图9至图11分别示出了根据本发明构思的至少一个示例实施例的半导体器件。为了便于描述，在附图中，相同的附图标记用于相同的构成元件且将省略其重复描述，并且将主要描述与上面参考图1至图5描述的半导体器件的区别。
参照图9至图11，根据实施例的每个半导体器件还可以包括直接连接到第二电极支撑件150的上表面150us的暴露区域150us_2的第二接地插塞271。
第二接地插塞271可以填充第二层间绝缘膜260中的第二接地插塞孔271h。第二接地插塞271可以直接连接到第二电极支撑件150。第二接地插塞271可以电连接到第二电极支撑件150，而无需通过上板电极240连接。第二接地插塞271可以例如连接到地电压。
在图9中，第二接地插塞271的一部分可以在第二电极支撑件150的上表面150us的暴露区域150us_2上，而第二接地插塞271的另一部分可以在第二电极支撑件150的上表面150us的未暴露区域150us_1上。第二接地插塞271的一部分可以位于上板电极240上。备选地，第二接地插塞271可以在第二电极支撑件150的上表面150us的未暴露区域150us_1上完全和/或部分地穿透上板电极240、上电极230和/或电容器介电层220。
在图10中，第二接地插塞271可以在第二电极支撑件150的上表面150us的暴露区域150us_2上。第二接地插塞271的整个底表面可以位于第二电极支撑件150的上表面150us的暴露区域150us_2上。
在图11中，第二接地插塞271的一部分可以在第二电极支撑件150的上表面150us的暴露区域150us_2上，而第二接地插塞271的另一部分可以不在第二电极支撑件150的上表面150us上。第二接地插塞271的不在第二电极支撑件150的上表面150us上的部分可以沿厚度方向朝向衬底延伸超过上表面150us，并且部分地接触第二电极支撑件150的侧壁。第二接地插塞271的一部分可以位于第二电极支撑件150上。
在图9和图11中，第一接地插塞270在上板电极240上。然而，实施例不限于这种情况。例如，半导体器件可以仅包括第二接地插塞271，而没有第一接地插塞270。
图12示出了根据本发明构思的至少一个示例实施例的半导体器件。图13示出了根据本发明构思的至少一个示例实施例的半导体器件。图14和图15示出了根据本发明构思的至少一个示例实施例的半导体器件。图16示出了根据本发明构思的至少一个示例实施例的半导体器件。为了便于描述，在附图中，相同的附图标记用于相同的构成元件且将省略其重复描述，并且将主要描述与上面参考图1至图5描述的半导体器件的区别。作为参考，图13和图14都是下电极210和第二电极支撑件150上的上电极230的示例平面视图。
参照图12，在根据示例实施例的半导体器件中，下电极210的倒角部分的高度t13可以大于从第二电极支撑件150的上表面150us到每个绝缘间隔件160的底部的距离t14(参见图5)。在形成第二贯穿图案150tp的部分中，绝缘间隔件160可以在下电极210的与第二贯穿图案150tp相接的侧壁上。绝缘间隔件160可以在下电极210的在与第二贯穿图案150tp重叠的部分中的侧壁上。
参照图13，在根据示例实施例的半导体器件中，第二电极支撑件150的上表面150us的暴露区域150us_2可以沿第二电极支撑件150的第二边界线150sa。然而，第二电极支撑件150的上表面150us的暴露区域150us_2不沿第二电极支撑件150的第一边界线150sb。
第二电极支撑件150的上表面150us的暴露区域150us_2可以沿第二电极支撑件150的第一边界线150sb或第二电极支撑件150的第二边界线150sa限定，其中第二边界线150sa沿与第一边界线150sb不同的方向延伸。
参照图14和图15，根据示例实施例的半导体器件还可以包括在第二电极支撑件150的上表面150us中连接到第二电极支撑件150的边缘部1502的第二接地插塞271。
第二接地插塞271可以填充第二层间绝缘膜260中的第二接地插塞孔271h。第二电极支撑件150的上表面150us不包括沿第二电极支撑件150的第一边界线150sb和第二电极支撑件150的第二边界线150sa延伸的矩形暴露区域。
尽管在图15中仅示出了第二接地插塞271，但是实施例不限于这种情况。还可以在半导体器件中包括连接到上板电极240的第一接地插塞270(参见图3)。
参照图16，在根据实施例的半导体器件中，每个下电极210可以成形为例如圆柱状。
每个下电极210可以包括沿第一着陆焊盘115的上表面延伸的底部和从该底部沿衬底100的厚度方向延伸的侧壁部。上电极230可以沿厚度方向延伸，从而填充下电极210的侧壁部内部的内部间隙。电容器介电层220可以在上电极230与下电极210之间。在与第二电极支撑件150重叠的区域中的上电极230的厚度可以小于在与第一电极支撑件130重叠的区域处的上电极230的厚度。
图17至图19分别示出了根据本发明构思的至少一个示例实施例的半导体器件。为了便于描述，在附图中，相同的附图标记用于相同的构成元件且将省略其重复描述，并且将主要描述与上面参考图1至图5描述的半导体器件的区别。作为参考，图17至图19都是半导体器件的下电极210和第二电极支撑件150的平面视图。
参照图17，在根据本发明构思的至少一个示例实施例的半导体器件中，每个第二贯穿图案150tp可以形成在三个相邻下电极210之间。
与一个第二贯穿图案150tp相接的三个下电极210可以位于三角形或三棱形(trianguloid)的顶点处。
第一电极支撑件130中包括的第一贯穿图案130tp(参见图4)可以处于与每个第二贯穿图案150tp相对应的位置处，并且可以具有与每个第二贯穿图案150tp的形状相对应的形状。
参照图18，在根据本发明构思的至少一个示例实施例的半导体器件中，每个第二贯穿图案150tp可以成形为例如沿第一方向DR1延伸的条形。
每个第二贯穿图案150tp可以形成在沿第一方向DR1彼此相邻的三个下电极210和沿第一方向DR1彼此相邻的四个下电极210上。然而，这仅是为了便于描述而使用的示例，并且实施例不限于该示例。例如，下电极210的数量可以大于或小于所描绘的数量。
参照图19，在根据本发明构思的至少一个示例实施例的半导体器件中，沿第二方向DR2重复地对准的下电极210可以沿第二方向DR2线性地布置。
沿第一方向DR1重复地对准的下电极210可以沿第一方向DR1布置。另外，沿第二方向DR2重复地对准的下电极210可以沿第二方向DR2布置。
图20和图21示出了根据本发明构思的至少一个示例实施例的半导体器件。作为参考，图21是沿图20的C-C截取的截面图。
尽管图20示出了不包括电容器CAP的DRAM的示例布局视图，但是实施例不限于这种情况。图20的第一方向DR1和第二方向DR2可以是图1的第一方向DR1和第二方向DR2。然而，实施例不限于这种情况，图20的第一方向DR1也可以对应于图1的第二方向DR2，并且图20的第二方向DR2也可以对应于图1的第一方向DR1。
参照图20，根据示例实施例的半导体器件可以包括多个有源区域ACT。有源区域ACT可以由形成在衬底100(参见图21)中的元件隔离层305(参见图21)限定。
随着半导体器件的设计规则减少，有源区域ACT可以呈如图所示的斜纹或斜条的形状。有源区域ACT可以成形为例如沿第四方向DR4延伸的条形。
多个栅电极可以在有源区域ACT上以沿第一方向DR1与有源区域ACT交叉。栅电极可以彼此平行地延伸。栅电极可以例如是多条字线WL。字线WL可以按照规则的间隔。可以根据设计规则确定每条字线WL的宽度或字线WL之间的间隙。多条位线BL可以在字线WL上以沿与字线WL正交的第二方向DR2延伸。位线BL可以彼此平行地延伸。位线BL可以按照规则的间隔。可以根据设计规则确定每条位线BL的宽度或位线BL之间的间隙。
根据实施例的半导体器件可以包括形成在有源区域ACT上的各种接触部阵列。各种接触部阵列可以例如包括直接接触部DC、掩埋接触部BC和着陆焊盘LP。这里，直接接触部DC可以是将有源区域ACT电连接到位线BL的接触部。掩埋接触部BC可以是将有源区域ACT连接到电容器CAP(参见图21)的下电极210(参见图21)的接触部。
在布置结构中，每个掩埋接触部BC与相应的有源区域ACT之间的接触面积可以很小。因此，可以引入导电的第二着陆焊盘LP以增加与相应的有源区域ACT的接触面积和与电容器CAP的相应的下电极210(参见图21)的接触面积。第二着陆焊盘LP可以在每个掩埋接触部BC与相应的有源区域ACT之间或在每个掩埋接触部BC与电容器CAP的相应的下电极210之间。在根据实施例的半导体器件中，第二着陆焊盘LP可以在每个掩埋接触部BC与电容器CAP的相应的下电极210之间。通过引入第二着陆焊盘LP而增加的接触面积可以减小每个有源区域ACT与电容器CAP的相应的下电极210之间的接触电阻。
在根据实施例的半导体器件中，每个直接接触部DC可以在相应的有源区域ACT的中央部分中。掩埋接触部BC可以处于每个有源区域ACT的两端。由于掩埋接触部BC处于每个有源区域ACT的两端，因此第二着陆焊盘LP可以与每个有源区域ACT的两端相邻以部分地与掩埋接触部BC重叠。例如，每个掩埋接触部BC可以被形成为与有源区域ACT以及位于相邻字线WL之间和相邻位线BL之间的元件隔离层305(参见图21)重叠。
字线WL可以掩埋在衬底100中。字线WL可以与直接接触部DC或掩埋接触部BC之间的有源区域ACT交叉。
如图所示，两条字线WL可以与一个有源区域ACT交叉。由于有源区域ACT是倾斜的，因此字线WL可以与有源区域ACT成小于90度的角度。
直接接触部DC和掩埋接触部BC可以是对称的。因此，直接接触部DC和掩埋接触部BC可以沿第一方向DR1和第二方向DR4位于直线上。与直接接触部DC和掩埋接触部BC不同，第二着陆焊盘LP可以沿位线BL延伸的第二方向DR2呈Z字形图案。另外，第二着陆焊盘LP可以沿字线WL延伸的第一方向DR1与每条位线BL的同一侧重叠。例如，第一条线中的每个第二着陆焊盘LP可以与相应的位线BL的左侧重叠，第二条线中的每个第二着陆焊盘LP可以与相应的位线BL的右侧重叠。
参照图20和图21，根据示例实施例的半导体器件可以包括栅极结构315_1和315_2、第二存储接触部350和电容器CAP。
可以在衬底100中形成元件隔离层305。元件隔离层305可以具有：具有元件隔离特征的浅沟槽隔离(STI)结构。元件隔离层305可以在衬底100上限定有源区域ACT。
可以在衬底100和元件隔离层305中形成栅极结构315_1和315_2。栅极结构315_1和315_2可以被形成为与元件隔离层305和由元件隔离层305限定的有源区域ACT交叉。栅极结构315_1和315_2包括在衬底100的有源区域ACT中的栅极结构315_1和在元件隔离层305中的栅极结构315_2。栅极结构315_1和315_2中的每一个可以包括形成在衬底100或元件隔离层305中的掩埋栅极沟槽320t、栅极绝缘层330、栅电极320和栅极阻挡图案340。栅电极320可以对应于每条字线WL。例如，形成在衬底100中的掩埋栅极沟槽320t的深度可以不同于形成在元件隔离层305中的掩埋栅极沟槽320t的深度。
栅极绝缘层330可以沿掩埋栅极沟槽320t的侧壁和底表面延伸。栅极绝缘层330可以沿掩埋栅极沟槽320t的至少一部分的轮廓延伸。栅极绝缘层330可以例如包括氧化硅、氮氧化硅、氮化硅和包含金属的高k材料中的至少一种。
可以在栅极绝缘层330上形成栅电极320。栅电极320可以填充掩埋栅极沟槽320t的一部分。
栅电极320可以例如包括掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物、导电金属氧化物、导电金属氮氧化物和/或金属中的至少一种。
可以在栅电极320上形成栅极阻挡图案340。栅极阻挡图案340可以填充在形成栅电极320之后剩余的掩埋栅极沟槽320t。栅极阻挡图案340可以包括绝缘体，例如氮化硅、氮氧化硅、氧化硅、碳氮化硅、碳氮氧化硅和/或其组合中的至少一种。
第三下层间绝缘膜370可以在衬底100和元件隔离层305上。第三下层间绝缘膜370可以覆盖栅极结构315_1和315_2。
可以在第三下层间绝缘膜370中形成第二存储接触部350。第二存储接触部350可以连接到衬底100。更具体地，第二存储接触部350可以连接到形成在衬底100的有源区域ACT中的源/漏区域。第二存储接触部350可以在栅极结构315_1和315_2中的每一个的至少一侧上。例如，第二存储接触部350可以分别在栅极结构315_1和315_2中的每一个的两侧上。第二存储接触部350可以对应于掩埋接触部BC，并且可以充当源/漏区域的接触插塞。另外，第二存储接触部350可以对应于图3和图4的第一存储接触部105。
可以在第二存储接触部350上形成存储焊盘360。存储焊盘360可以电连接到第二存储接触部350。这里，存储焊盘360可以对应于第二着陆焊盘LP。另外，存储焊盘360可以对应于图3和图4的第一着陆焊盘115。
可以在第三下层间绝缘膜370上形成第三上层间绝缘膜375。第三上层间绝缘膜375可以覆盖存储焊盘360。第三上层间绝缘膜375和第三下层间绝缘膜370可以对应于图3和图4的第一层间绝缘膜110。可以在第三上层间绝缘膜375和存储焊盘360上形成第二蚀刻停止层380。第二蚀刻停止层380可以对应于图3和图4的第一蚀刻停止层120。
电容器CAP可以在存储焊盘360上。电容器CAP可以连接到存储焊盘360。电容器CAP可以电连接到第二存储接触部350。
电容器CAP可以包括下电极210、电容器介电层220、上电极230和上板电极240。可以在第二蚀刻停止层380上形成第一电极支撑件130和第二电极支撑件150。
电容器CAP中包括的下电极210、电容器介电层220、上电极230、上板电极240、第一电极支撑件130和第二电极支撑件150可以与上面参考图1至图19所描述的那些基本相同。
图22至图34是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图。
作为参考，图22、图24、图26、图28和图29是示出了中间操作的平面视图，图23、图25、图27和图31是沿图22、图24、图26和图29的B-B截取的截面图。图30是沿图29的A-A截取的截面图。
参照图22和图23，可以在衬底100上形成包括多个下电极孔210h的模具结构。下电极孔210h可以暴露第一着陆焊盘115。模具结构可以包括顺序地堆叠在衬底100上的第一模具层125p、第一电极支撑件层130p、第二模具层135p和第二电极支撑件层150p。
可以在衬底100上顺序地形成第一模具层125p、第一电极支撑件层130p、第二模具层135p和第二电极支撑件层150p。然后，可以形成下电极孔210h，从而在衬底100上形成模具结构。可以通过使用湿法和/或干法蚀刻工艺蚀刻顺序地堆叠的第一模具层125p、第一电极支撑件层130p、第二模具层135p和第二电极支撑件层150p来形成下电极孔210h。蚀刻工艺可以包括掩模(未示出)，以在蚀刻工艺期间保护模具结构并且限定下电极孔210h。
参照图24和图25，可以在下电极孔210h的上表面和侧壁上形成绝缘间隔件层160p。绝缘间隔件层160p可以覆盖下电极孔210h的侧壁的一部分和第二电极支撑件层150p的上表面。绝缘间隔件层160p可以整体地覆盖第二电极支撑件层150p的限定下电极孔210h的侧壁。
可以使用阶梯覆盖率差的沉积方法来形成绝缘间隔件层160p。通过使用这种沉积方法，绝缘间隔件层160p可以被形成为仅覆盖模具结构的上部，因此不在第一着陆焊盘115的暴露上表面上形成绝缘间隔件层160p。
参照图26和图27，下电极层可以填充其中形成有绝缘间隔件层160p的下电极孔210h。
可以例如通过回蚀工艺或化学机械抛光工艺去除第二电极支撑件层150p的上表面上的下电极层和绝缘间隔件层160p的一部分，可以形成填充下电极孔210h的下电极210。因此，可以在下电极210与第二电极支撑件层150p之间形成绝缘间隔件160。
与图24至图27中不同，可以形成牺牲层以填充每个下电极孔210h的一部分。在绝缘间隔件160形成在下电极孔210h的由牺牲层暴露的侧壁上之后，可以去除牺牲层。在去除牺牲层之后，可以形成下电极210以填充下电极孔210h。
参照图28，可以在第二电极支撑件层150p和下电极210上形成包括第一开口155op的第一掩模图案155。
第一掩模图案155可以是用于形成第二电极支撑件150(参见图3)和第一电极支撑件130(参见图3)的掩模。另外，第一开口155op可以位于与第一贯穿图案130tp(参见图4)和第二贯穿图案150tp(参见图4)相对应的位置处。
参照图29至图31，可以使用第一掩模图案155来图案化第二电极支撑件层150p和第一电极支撑件层130p。因此，可以在衬底100上形成第一电极支撑件130和第二电极支撑件150。
在形成第一电极支撑件130和第二电极支撑件150的同时，可以形成第一贯穿图案130tp和第二贯穿图案150tp。
可以使用第一掩模图案155来图案化第二电极支撑件层150p，从而形成第二电极支撑件150。在形成第二电极支撑件150的同时，可以去除由第一开口155op暴露的第二电极支撑件层150p以形成第二贯穿图案150tp。在形成第二贯穿图案150tp的同时，可以对由第一开口155op暴露的每个下电极210的上部进行倒角。
然后，去除暴露的第二模具层135p。去除第二模具层135p暴露了每个下电极210的侧壁的一部分。
在去除了第二模具层135p之后，可以使用第一掩模图案155来图案化暴露的第一电极支撑件层130p。因此，可以形成第一电极支撑件130。在形成第一电极支撑件130的同时，可以去除由第一开口155op暴露的第一电极支撑件层130p以形成第一贯穿图案130tp。
然后，去除暴露的第一模具层125p。去除第一模具层125p暴露了每个下电极210的侧壁的另一部分。在去除了第一模具层125p之后，可以去除第一掩模图案155。
参照图32，可以在下电极210的暴露侧壁和下电极210的上表面210us上顺序地形成电容器介电层220和上电极230。
电容器介电层220和上电极230也顺序地形成在第二电极支撑件150的上表面150us上。
可以在上电极230上形成上板电极240。在形成上板电极240的同时，可以部分地图案化上电极230以对应于上板电极240的尺寸。
参照图33，可以部分地去除电容器介电层220、上电极230和上板电极240以暴露第二电极支撑件150的一部分。因此，可以限定第二电极支撑件150的上表面150us的暴露区域150us_2。
更具体地，可以在第一蚀刻停止层120上形成第二下层间绝缘膜260_1以覆盖上板电极240。第二下层间绝缘膜260_1可以暴露上板电极240的上表面，但是实施例不限于这种情况。可以在第二下层间绝缘膜260_1上形成第二掩模图案156。可以使用第二掩模图案156部分地去除电容器介电层220、上电极230和上板电极240。因此，可以形成连接图案沟槽250t以暴露第二电极支撑件150的上表面150us的暴露区域150us_2。
然后，可以去除第二掩模图案156。
参照图34，可以形成支撑连接图案250以填充连接图案沟槽250t。支撑连接图案250可以覆盖第二电极支撑件150的上表面150us的暴露区域150us_2。
支撑连接图案250可以通过第二电极支撑件150的上表面150us的暴露区域150us_2连接到第二电极支撑件150。
可以在第二下层间绝缘膜260_1上形成第二上层间绝缘膜260_2，以覆盖支撑连接图案250和上板电极240的上表面。
参照图3，可以在作为第二层间绝缘膜260的一部分的第二上层间绝缘膜260_2中形成第一接地插塞270。第一接地插塞270可以连接到上板电极240。第一接地插塞270可以电连接到暴露的第二电极支撑件150。
图35是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图。图35可以是在图33之后执行的工艺。
参照图35，可以在第二下层间绝缘膜260_1上形成第二上层间绝缘膜260_2以填充连接图案沟槽250t。
第二上层间绝缘膜260_2可以覆盖第二电极支撑件150的上表面150us的暴露区域150us_2。
参照图9至图11，可以在作为第二层间绝缘膜260的一部分的第二上层间绝缘膜260_2中形成第一接地插塞270和第二接地插塞271。
第一接地插塞270可以连接到上板电极240，第二接地插塞271的至少一部分可以连接到第二电极支撑件150。
图36至图39是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图。图36可以是在图29至图31之后执行的工艺。
参照图36，可以在下电极210的暴露侧壁和下电极210的上表面210us上顺序地形成电容器介电层220和上电极230。
然后，可以在第一蚀刻停止层120上形成牺牲层间绝缘膜260sd。牺牲层间绝缘膜260sd可以暴露第二电极支撑件150的上表面150us和下电极210的上表面210us上的上电极230。
参照图37，可以在上电极230和牺牲层间绝缘膜260sd上形成第三掩模图案157。
可以使用第三掩模图案157部分地去除电容器介电层220和上电极230，以暴露第二电极支撑件150的一部分。因此，可以限定第二电极支撑件150的上表面150us的暴露区域150us_2。
然后，可以去除第三掩模图案157。另外，可以去除牺牲层间绝缘膜260sd。
参照图38，可以在上电极230上形成上板电极240。上板电极240可以覆盖第二电极支撑件150的上表面150us的暴露区域150us_2。
上板电极240可以通过第二电极支撑件150的上表面150us的暴露区域150us_2连接到第二电极支撑件150。
参照图39，可以在上板电极240上形成第二层间绝缘膜260。
参照图8，可以在第二层间绝缘膜260中形成第一接地插塞270。
图40是示出了根据本发明构思的至少一个示例实施例的制造半导体器件的方法的操作的视图。图40可以是在图32之后执行的工艺。
参照图15和图40，可以在上板电极240上形成第二层间绝缘膜260。
第二接地插塞271可以穿过第二层间绝缘膜260、上板电极240、上电极230和电容器介电层220，然后连接到第二电极支撑件150。第二接地插塞271可以连接到第二电极支撑件150的边缘部150_2。
在结束详细描述时，本领域技术人员将理解，可以在不实质上脱离本发明构思的原理的情况下对优选实施例进行多种变化和修改。因此，所公开的本发明构思的优选实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.一种半导体器件，包括：
多个下电极，在衬底上；
第一电极支撑件，在所述多个下电极中的相邻下电极之间，所述第一电极支撑件包括导电材料；
介电层，在所述多个下电极和所述第一电极支撑件上并且沿所述第一电极支撑件和所述多个下电极中的每个下电极的轮廓延伸；以及
上电极，在所述介电层上。
2.根据权利要求1所述的半导体器件，还包括：
绝缘间隔件，在所述第一电极支撑件与所述多个下电极中的每个下电极之间。
3.根据权利要求2所述的半导体器件，其中，所述绝缘间隔件包括介电常数大于氧化硅的绝缘材料。
4.根据权利要求2所述的半导体器件，其中，
所述第一电极支撑件包括彼此面对的第一表面和第二表面，
所述第一电极支撑件的所述第一表面面对所述衬底，并且
从所述第一电极支撑件的所述第二表面到所述绝缘间隔件的底部的距离大于所述第一电极支撑件的厚度。
5.根据权利要求1所述的半导体器件，还包括：
接地插塞，连接到所述上电极，
其中，所述第一电极支撑件电连接到所述接地插塞。
6.根据权利要求1所述的半导体器件，还包括：
第二电极支撑件，在所述衬底与所述第一电极支撑件之间，所述第二电极支撑件包括绝缘材料。
7.根据权利要求1所述的半导体器件，其中，所述下电极和所述第一电极支撑件彼此不接触。
8.根据权利要求1所述的半导体器件，其中，所述下电极中的每个下电极具有远离所述衬底的上表面延伸的柱形。
9.一种半导体器件，包括：
多个下电极，在衬底上；
电极支撑件，在所述多个下电极中的相邻下电极之间包括导电材料，所述电极支撑件在其上表面上包括支撑暴露区域；
介电层，在所述电极支撑件和所述下电极上，但不在所述电极支撑件的所述支撑暴露区域上；
上电极，在所述介电层上；
上板电极，在所述上电极上并且电连接到所述电极支撑件；以及
接地插塞，连接到所述上板电极。
10.根据权利要求9所述的半导体器件，其中，
所述电极支撑件包括电极支撑部和围绕所述电极支撑部的边缘部，
所述下电极在所述电极支撑部中，并且
所述电极支撑件的所述边缘部包括所述支撑暴露区域。
11.根据权利要求10所述的半导体器件，其中，
所述电极支撑件的所述上表面包括沿第一方向延伸的第一边界线和沿与所述第一方向不同的第二方向延伸的第二边界线，并且
所述支撑暴露区域沿所述电极支撑件的所述上表面的所述第一边界线延伸。
12.根据权利要求11所述的半导体器件，其中，所述支撑暴露区域沿所述电极支撑件的所述上表面的所述第二边界线延伸。
13.根据权利要求9所述的半导体器件，其中，所述上板电极覆盖所述支撑暴露区域。
14.根据权利要求9所述的半导体器件，还包括：
支撑连接图案，连接到所述支撑暴露区域和所述上板电极。
15.根据权利要求9所述的半导体器件，其中，所述接地插塞通过所述支撑暴露区域电连接到所述电极支撑件。
16.根据权利要求9所述的半导体器件，还包括：
绝缘间隔件，在所述电极支撑件与所述下电极中的每个下电极之间。
17.根据权利要求9所述的半导体器件，其中，所述电极支撑件包括导电材料。
18.一种半导体器件，包括：
沟槽，在衬底中；
栅电极，填充所述沟槽的一部分；
源/漏区域，与所述栅电极相邻并且与所述栅电极的一部分横向重叠；
接触插塞，连接到所述源/漏区域；
着陆焊盘，在所述接触插塞上；
蚀刻停止层，在所述着陆焊盘上并且暴露所述着陆焊盘的至少一部分；
下电极，连接到所述着陆焊盘；
第一电极支撑件，在所述下电极的侧壁上并且与所述蚀刻停止层间隔开，所述第一电极支撑件包括绝缘材料；
第二电极支撑件，在所述下电极的所述侧壁上并且与所述第一电极支撑件间隔开，所述第二电极支撑件包括导电材料；
绝缘间隔件，在所述第二电极支撑件与所述下电极之间；
介电层，在所述下电极、所述第一电极支撑件和所述第二电极支撑件上沿所述下电极、所述第一电极支撑件和所述第二电极支撑件的轮廓延伸；以及
上电极，在所述介电层上。
19.根据权利要求18所述的半导体器件，其中，所述绝缘间隔件包括厚度随着距所述衬底的距离增加而增加的部分。
20.根据权利要求18所述的半导体器件，其中，
所述第二电极支撑件的上表面包括其上未形成所述介电层和所述上电极的支撑暴露区域，并且
所述第二电极支撑件通过所述支撑暴露区域电连接到所述上电极。
CN202011324611.3A 2019-11-25 2020-11-23 半导体器件及其制造方法 Pending CN112838163A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190151871A KR20210063577A (ko) 2019-11-25 2019-11-25 반도체 장치 및 이의 제조 방법
KR10-2019-0151871 2019-11-25

Publications (1)

Publication Number Publication Date
CN112838163A true CN112838163A (zh) 2021-05-25

Family

ID=71943922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011324611.3A Pending CN112838163A (zh) 2019-11-25 2020-11-23 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US11910593B2 (zh)
EP (1) EP3826057A1 (zh)
JP (1) JP2021087014A (zh)
KR (1) KR20210063577A (zh)
CN (1) CN112838163A (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416608B1 (ko) * 2002-01-16 2004-02-05 삼성전자주식회사 반도체 메모리 장치 및 그의 제조방법
JP2004152864A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp 半導体装置
KR100560633B1 (ko) 2004-08-16 2006-03-17 삼성전자주식회사 커패시터 제조 방법
US7727837B2 (en) 2007-01-31 2010-06-01 Qimonda Ag Method of producing an integrated circuit having a capacitor with a supporting layer
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
US8274777B2 (en) * 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
JP2010153509A (ja) 2008-12-24 2010-07-08 Elpida Memory Inc 半導体装置およびその製造方法
KR101650843B1 (ko) 2010-08-31 2016-08-25 삼성전자주식회사 커패시터를 포함하는 반도체 메모리 소자 및 반도체 소자
KR101817970B1 (ko) * 2010-10-06 2018-01-15 삼성전자주식회사 접착 막 및 서포터를 갖는 반도체 소자
KR101767107B1 (ko) * 2011-01-31 2017-08-10 삼성전자주식회사 반도체 장치의 캐패시터
KR101195268B1 (ko) * 2011-02-14 2012-11-14 에스케이하이닉스 주식회사 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법
KR101780050B1 (ko) 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US9076680B2 (en) * 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) * 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) * 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
KR101948818B1 (ko) * 2012-10-23 2019-04-25 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자 및 그 제조방법
KR101934421B1 (ko) * 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR101934037B1 (ko) * 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법
KR102182569B1 (ko) 2014-08-12 2020-11-24 삼성전자주식회사 서포터들을 갖는 반도체 소자 및 그의 형성 방법
US9646981B2 (en) * 2015-06-15 2017-05-09 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
KR102617422B1 (ko) 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
KR20210063577A (ko) 2021-06-02
US20240130111A1 (en) 2024-04-18
EP3826057A1 (en) 2021-05-26
US11910593B2 (en) 2024-02-20
JP2021087014A (ja) 2021-06-03
US20210159230A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
CN108695327B (zh) 半导体器件及其制造方法
JP6338631B2 (ja) スプリットゲートフラッシュ技術におけるインターディジテートキャパシタ
CN110970438B (zh) 存储器器件及其形成方法
CN105390542B (zh) 具有旁路栅极的半导体器件及其制备方法
US11004854B2 (en) Semiconductor device and method of fabricating the same
CN112310082A (zh) 半导体装置
US11715760B2 (en) Semiconductor device
CN110061001B (zh) 半导体元件及其制作方法
US11917837B2 (en) Method of forming the semiconductor device
US9136269B2 (en) Semiconductor device and method of manufacturing the same
CN106549018B (zh) 单元接触结构
EP3826057A1 (en) Semiconductor device and method of fabricating the same
CN110246841B (zh) 半导体元件及其制作方法
US11825644B2 (en) Semiconductor memory device
EP4307386A1 (en) Semiconductor device
US20240074154A1 (en) Semiconductor memory device and method of fabricating the same
US20230146151A1 (en) Semiconductor devices
US20240081045A1 (en) Semiconductor devices
US20220344341A1 (en) Semiconductor devices having air gaps
US20210225855A1 (en) Integrated circuit and method for manufacturing the same
CN112086358A (zh) 集成电路半导体器件的制造方法
CN115346982A (zh) 动态随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination