CN112909000B - 半浮栅存储器及其制造工艺 - Google Patents
半浮栅存储器及其制造工艺 Download PDFInfo
- Publication number
- CN112909000B CN112909000B CN202110321937.9A CN202110321937A CN112909000B CN 112909000 B CN112909000 B CN 112909000B CN 202110321937 A CN202110321937 A CN 202110321937A CN 112909000 B CN112909000 B CN 112909000B
- Authority
- CN
- China
- Prior art keywords
- semi
- floating gate
- substrate
- semiconductor
- tunneling layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 230000005641 tunneling Effects 0.000 claims abstract description 51
- 230000005516 deep trap Effects 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 claims abstract description 5
- 230000000903 blocking effect Effects 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000003860 storage Methods 0.000 abstract description 11
- 230000006870 function Effects 0.000 abstract description 5
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种半浮栅存储器，包括：衬底；隧穿层，设于所述衬底的上表面；第一半导体，包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；半浮栅，覆盖所述第一半导体，所述半浮栅具有深能级缺陷。本发明通过第一半导体与衬底构成二极管结构，当导通时，加快数据的写入半浮栅，实现了快速存储功能，由于二极管结构和隧穿层的性能，半浮栅内的电荷不容易返流回衬底，从而增加了存储时间。最重要的，半浮栅具有深能级缺陷，有效地增强电荷保持能力，增加了存储器的刷新时间。另外，本发明还提供了半浮栅存储器的制造工艺。
Description
技术领域
本发明涉及半导体存储技术领域，尤其涉及一种半浮栅存储器及其制造工艺。
背景技术
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。
其中，挥发性存储技术主要是静态存储器SRAM(Static Random-Access Memory)和动态随机存储器DRAM(dynamic random access memory)。挥发性存储器有着纳米级的写入速度，但其数据保持能力只有毫秒级，使的其只能用在缓存等有限的存储领域。
对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。所以，在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生，这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，其主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集成电路工艺兼容。
公开号为CN 104465381B的中国专利公开了一种平面沟道的半浮栅器件的制造工艺，通过采用后栅工艺来制备平面沟道的半浮栅器件，在形成源接触区和漏接触区后，先刻蚀掉多晶硅控制栅牺牲材料，然后使金属控制栅材料占据原来的多晶硅控制栅牺牲材料的位置，形成金属控制栅，可以避免金属控制栅在源接触区和漏接触区的高温退火过程中被损伤，提高了平面沟道的半浮栅器件的性能，还利用自对准工艺来制造半浮栅器件的源接触区和漏接触区，工艺过程简单且稳定，降低了生产成本。但是，并没有提及到一种半浮栅存储器能够加快数据写入的同时增加了数据的保存时间。
因此，有必要提供一种半浮栅存储器及其制造工艺，用于解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种半浮栅存储器及其制造工艺，加快了数据写入速度的同时增加了数据的保存时间，且增强了电荷的保存能力，增加存储器的刷新时间。
为实现上述目的，本发明提供的技术方案如下：
一种半浮栅存储器，包括：
衬底；
隧穿层，设于所述衬底的上表面；
第一半导体，包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；
半浮栅，覆盖所述第一半导体，所述半浮栅具有深能级缺陷。
本发明提供的半浮栅存储器有益效果：第一半导体与衬底构成二极管结构，从而当二极管结构导通时，实现电荷快速的流入至半浮栅内存储，由于二极管结构和隧穿层的性能，半浮栅内的电荷不容易返流回衬底，从而增加了存储时间，最重要的，半浮栅具有深能级缺陷，有效地增强电荷保持能力，增加了存储器的刷新时间。
优选地，还包括阻挡层、栅极和侧墙；
所述阻挡层覆盖所述半浮栅，所述栅极覆盖所述阻挡层，所述隧穿层、所述第一半导体、所述半浮栅、所述阻挡层和所述栅极依次层叠设于所述衬底的上表面，形成叠层结构，所述叠层结构与所述衬底结合形成凸形结构；
所述侧墙设于所述叠层结构的两侧，且分别与所述叠层结构的两侧连接，所述侧墙的一端设于所述衬底。其有益效果在于：结构简单，易于微缩，使集成密度的进一步提高。
优选地，所述侧墙、所述栅极与所述衬底组合形成腔室，所述阻挡层、所述半浮栅、所述隧穿层和所述第一半导体均设于所述腔室内。其有益效果在于：形成腔室可有效对内部结构进行保护，提高了整体结构的性能。
优选地，还包括源区和漏区，所述源区和所述漏区均设于所述衬底，且所述源区和所述漏区分别与两侧的所述侧墙抵接。其有益效果在于：源区和漏区设于衬底且抵接侧墙，减少了源区和漏区占用的空间，使结构更加的简单紧凑。
优选地，所述衬底的组成材料包括第一导电材料，所述第一半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的导电类型相反。其有益效果在于：使衬底与第一半导体构成二极管结构，实现了电荷通过二极管结构流入半浮栅内，通过依次设置的方式，得到了能够快速储存，并数据保存时间较长的半浮栅存储器。
一种半浮栅存储器的制造工艺，包括以下步骤：
S01：提供所述衬底；
S02：在所述衬底的上表面生成所述隧穿层和所述第一半导体，所述第一半导体包括所述覆盖端和所述邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；
S03：在所述第一半导体上设置具有深能级缺陷的所述半浮栅，所述半浮栅覆盖所述第一半导体。
本发明提供的半浮栅存储器的制造工艺有益效果：第一半导体与衬底构成二极管结构，从而当二极管导通时，实现电荷快速的流入至半浮栅内存储，由于二极管结构和隧穿层的性能，半浮栅内的电荷不容易返流回衬底，从而增加了存储时间，最重要的，半浮栅具有深能级缺陷，有效地增强电荷保持能力，增加了存储器的刷新时间。
优选地，还包括步骤S04：在所述半浮栅上依次设置所述阻挡层和所述栅极，所述隧穿层、所述第一半导体、所述半浮栅、所述阻挡层和所述栅极依次层叠设于所述衬底的上表面，形成所述叠层结构，所述叠层结构与所述衬底结合形成所述凸形结构。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。
优选地，所述步骤S04还包括：在所述叠层结构的两侧分别设置侧墙，所述侧墙分别与所述叠层结构的两侧连接，所述侧墙的一端设于所述衬底。
优选地，所述侧墙、所述栅极与所述衬底组合形成腔室，所述阻挡层、所述半浮栅、所述隧穿层和所述第一半导体均位于所述腔室内。其有益效果在于：形成腔室可有效对内部结构进行保护，提高了整体结构的性能。
优选地，所述步骤S04进一步包括：在所述衬底的两侧边且位于所述侧墙的下端注入离子形成源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。其有益效果在于：源区和漏区通过在衬底的两侧边且位于侧墙的下端注入离子形成，减少了源区和漏区占用的空间，使结构更加的紧凑。
附图说明
图1为本发明的半浮栅存储器一个实施例的结构示意图；
图2为本发明半浮栅存储器的制造工艺流程图；
图3为本发明半浮栅存储器的制造工艺中在衬底上设置隧穿层后形成的结构示意图；
图4为本发明半浮栅存储器的制造工艺中显露出部分衬底后形成的结构示意图；
图5为本发明半浮栅存储器的制造工艺中设置半导体材料后形成的结构示意图；
图6为本发明半浮栅存储器的制造工艺中生成半浮栅、阻挡层和栅极后形成的结构示意图；
图7为本发明半浮栅存储器的制造工艺中设置成叠层结构后形成的结构示意图；
图8为本发明半浮栅存储器的制造工艺中设置金属过渡层后形成的结构示意图；
图9为本发明半浮栅存储器的制造工艺中在金属过渡层上依次生成半浮栅、阻挡层和栅极后形成的结构示意图；
图10为本发明半浮栅存储器的制造工艺中加工叠层结构后形成的结构示意图；
图11为本发明的半浮栅存储器另一个实施例的结构示意图。
附图标号说明：
衬底100、源区101、漏区102；
隧穿层200；
半导体材料300、邻接端301、覆盖端302；
半浮栅400；阻挡层500；栅极600；侧墙700；金属过渡层800。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种半浮栅存储器，具体参考图1所示的半浮栅存储器结构示意图，包括：衬底100，隧穿层200设于所述衬底100的上表面，第一半导体，所述第一半导体具有上下设置的覆盖端302和邻接端301，所述邻接端301设于所述衬底100的上表面，且所述邻接端301的一侧邻接所述隧穿层200的侧边。可以理解的是，所述隧穿层200与所述邻接端301的侧边接触，覆盖所述衬底100。所述覆盖端302覆盖所述隧穿层200，所述第一半导体与所述衬底100构成二极管结构，半浮栅400覆盖在所述第一半导体，所述半浮栅400具有深能级缺陷。
需要说明的是，所述半浮栅400富含深能级缺陷，且所述半浮栅400的缺陷是不连续的，所以即使所述半浮栅400中出现一处泄漏，其它位置的电荷依然可以固定在缺陷中，从而有效地增强电荷保持能力，增加了存储器的刷新时间。
另外，所述第一半导体与所述衬底100构成二极管结构，从而当二极管结构导通时，实现电荷快速的流入至所述半浮栅400内存储，由于二极管结构和所述隧穿层200的性能，半浮栅400内的电荷不容易返流回衬底100，从而增加了存储时间。
可以理解的是，所述衬底的组成材料包括第一导电材料，所述第一半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的导电类型相反。在本实施例中，所述衬底为p型硅衬底，所述第一半导体为n型多晶硅。
优选地，还包括设置的阻挡层500、栅极600和侧墙700，所述阻挡层500覆盖设置所述半浮栅400，所述栅极600覆盖所述阻挡层500，所述栅极600、所述阻挡层500、所述半浮栅400、所述第一半导体和所述隧穿层200依次层叠设于所述衬底100的上表面，形成叠层结构。所述叠层结构与所述衬底100结合形成凸形结构，所述侧墙700设于所述叠层结构的两侧，且分别与所述叠层结构的两侧连接，所述侧墙700的一端设于所述衬底100。形成凸形结构的结构简单，易于微缩，使集成密度的进一步提高。
进一步优选地，所述侧墙700、所述栅极600与所述衬底100组合形成腔室，所述阻挡层500、所述半浮栅400、所述隧穿层200和所述第一半导体均设于所述腔室内。形成腔室可有效对内部结构进行保护，提高了整体结构的可靠性和安全性。
优选的，还包括源区101和漏区102，所述源区101和所述漏区102均设于所述衬底100，所述源区101与一侧的所述侧墙700抵接，所述漏区102与另一侧的所述侧墙700抵接，即源区101为设置在所述衬底100的源极区域部分，所述漏区102为设置在所述衬底100的漏极区域部分。
通过将所述源区101和所述漏区102设于所述衬底100的上表面且抵接所述侧墙700，即在所述侧墙700的下端设置所述源区101和所述漏区102，减少了所述源区101和所述漏区102占用的空间，使结构更加的紧凑简单。
在本发明公开的另一个实施例中，一种半浮栅存储器的制造工艺，参考图2所示，包括以下步骤：
S01：提供衬底；
S02：在所述衬底的上表面生成隧穿层和第一半导体，所述第一半导体包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；
S03：在所述第一半导体上设置具有深能级缺陷的半浮栅，所述半浮栅覆盖所述第一半导体。
需要说明的是，在本实施例中，提供的所述衬底100为p型硅衬底，在实际应用中，所述衬底100可选用Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb或InGaSb材料制作。参考图3所示，然先采用原子沉积工艺在所述衬底100上生长一层绝缘介质作为所述隧穿层200，可有效阻碍电荷的流通。参考图4所示，去除部分所述隧穿层200，直至显露出所述衬底100的部分上表面。
在本发明公开的实施例中，采用光刻胶作为掩膜，通过干法蚀刻如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻，去除部分所述隧穿层200。
参考图5所示，进一步的采用化学气相沉积工艺在所述隧穿层200和显露出的所述衬底100的上表面生长一层轻掺杂的半导体材料300形成具有所述覆盖端302和所述邻接端301的所述第一半导体，在本实施例中，轻掺杂的半导体材料300选用n型多晶硅。从而所述第一半导体与所述衬底100构成二极管结构。
在本实施例中，所述第一半导体可选用Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb或InGaSb材料制作，只要所述衬底100的导电类型和所述第一半导体的导电类型相反即可，依次实施的制备工艺可以是物理气相沉积、化学气相沉积或脉冲激光沉积中的任意一种。
进一步的，参考图6所示，采用化学气相沉积工艺在所述第一半导体上生长富含深能级缺陷的的半浮栅400。在本实施例中，采用富含深能级缺陷的Si3N4材料作为所述半浮栅400。
进一步的，在所述步骤S04：在所述半浮栅400上依次设置阻挡层500和栅极600，所述栅极600、所述阻挡层500、所述半浮栅400、所述第一半导体和所述隧穿层200依次层叠设于所述衬底100的上表面，形成叠层结构，所述叠层结构与所述衬底100结合形成凸形结构。
具体的，采用原子层沉积方法在所述半浮栅400上表面淀积所述阻挡层500，在本实施例中，所述阻挡层500采用Al2O3材料制作，在实际应用中，所述阻挡层500还可以选择SiO2、ZrO2、HfZrO、HfO2、HfAlO或HfSiO材料制作。然后在所述阻挡层500表面利用物理气相沉积方法形成所述栅极600，在本实施例中，所述栅极600采用TiN材料，在实际应用中，所述栅极600可选用TiN、TaN、Ru或Co材料制作，也可以选择重掺杂的多晶硅设置所述栅极600。
参考图7所示，在所述栅极600上旋涂光刻胶，并通过曝光和显影的光刻工艺将光刻胶形成用于限定所述叠层结构的形状图案，然后通过干法蚀刻：如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除左右两侧部分的所述隧穿层200、所述第一半导体、所述半浮栅400、所述阻挡层500和所述栅极600，形成所述叠层结构。
参考图1所示，通过在溶剂中溶解或灰化去除光刻胶，然后采用化学气相沉积的方法在所述衬底100和所述叠层结构的表面生长侧墙700材料，接着通过光刻和干法刻蚀的方法去除部分所述侧墙700材料，从而在所述叠层结构两侧形成所述侧墙700。最后采用离子注入工艺在所述衬底100的两侧边且位于所述侧墙700的下端注入离子，从而在所述叠层结构的两侧形成源极区域和漏极区域作为源极和漏极。
在本实施方式中，采用Si3N4材料制备形成所述侧墙700，但是本发明不限定于此，还可以选择SiO2或SiON。值得说明的是，当所述栅极600施加负电极，所述衬底100和所述第一半导体构成的二极管结构导通，大量的正电荷从所述衬底100迅速流入所述半浮栅400中，即被所述半浮栅400中的深能级缺陷所俘获，完成了数据的快速存储。
在本发明公开的另一个半浮栅存储器的制造工艺的实施例中，参考图3所示，然先采用原子沉积工艺在所述衬底100上生长一层绝缘介质作为所述隧穿层200，可有效阻碍电荷的流通。参考图4所示，接着去除部分所述隧穿层200，直至显露出所述衬底100的部分上表面。
在本发明公开的一些具体的实施例中，采用光刻胶作为掩膜，通过干法蚀刻如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻，去除部分所述隧穿层200。
参考图8所示，随后采用化学气相沉积工艺在所述隧穿层200和显露的所述衬底100表面生长与所述衬底100导电类型相反的半导体材料300。进一步采用光刻和刻蚀工艺去除所述隧穿层200上方的半导体材料300，最后采用物理气相沉积工艺在所述隧穿层200和与所述隧穿层200侧边的半导体材料300上设置金属过渡层800。即在所述实施例中，所述金属过渡层800与上述实施例中的所述覆盖端302的结构、功能和作用相同，所述隧穿层200侧边的半导体材料300与上述实施例中的所述邻接端301的结构、功能和作用相同，即可相互替换。
需要说明的是，所述金属过渡层800可以选择TiN、TaN、MoN或者WN材料制作，形成的方法可以是化学气相沉积、物理气相沉积、脉冲激光沉积或电子束蒸发等。然后，参考图9和10所示，采用与上述实施例中相同的加工工艺方法形成所述叠层结构。参考图11所示，同样的，采用与上述实施例中相同的加工工艺方法设置所述侧墙700、所述源区101和所述漏区102，形成半浮栅存储器的另一个实施例。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (9)
1.一种半浮栅存储器,其特征在于，包括：
衬底；
隧穿层，设于所述衬底的上表面；
第一半导体，包括覆盖端和邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；
半浮栅，覆盖所述第一半导体，所述半浮栅具有深能级缺陷；
还包括阻挡层、栅极和侧墙；
所述阻挡层覆盖所述半浮栅，所述栅极覆盖所述阻挡层，所述隧穿层、所述第一半导体、所述半浮栅、所述阻挡层和所述栅极依次层叠设于所述衬底的上表面，形成叠层结构，所述叠层结构与所述衬底结合形成凸形结构；
所述侧墙设于所述叠层结构的两侧，且分别与所述叠层结构的两侧连接，所述侧墙的一端设于所述衬底。
2.根据权利要求1所述的半浮栅存储器，其特征在于：
所述侧墙、所述栅极与所述衬底组合形成腔室，所述阻挡层、所述半浮栅、所述隧穿层和所述第一半导体均位于所述腔室内。
3.根据权利要求2所述的半浮栅存储器，其特征在于，还包括：
源区和漏区，所述源区和所述漏区均设于所述衬底，且所述源区和所述漏区分别与两侧的所述侧墙抵接。
4.根据权利要求3所述的半浮栅存储器，其特征在于：
所述衬底的组成材料包括第一导电材料，所述第一半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的导电类型相反。
5.一种如权利要求1-4中任一项所述的半浮栅存储器的制造工艺，其特征在于，包括：
S01：提供所述衬底；
S02：在所述衬底的上表面生成所述隧穿层和所述第一半导体，所述第一半导体包括所述覆盖端和所述邻接端，所述邻接端设于所述衬底且一侧邻接所述隧穿层，所述覆盖端覆盖所述隧穿层，所述第一半导体与所述衬底构成二极管结构；
S03：在所述第一半导体上设置具有深能级缺陷的所述半浮栅，所述半浮栅覆盖所述第一半导体。
6.根据权利要求5所述的半浮栅存储器的制造工艺，其特征在于：
还包括步骤S04，所述步骤S04包括：在所述半浮栅上依次设置所述阻挡层和所述栅极，所述隧穿层、所述第一半导体、所述半浮栅、所述阻挡层和所述栅极依次层叠设于所述衬底的上表面，形成所述叠层结构，所述叠层结构与所述衬底结合形成所述凸形结构。
7.根据权利要求6所述的半浮栅存储器的制造工艺，其特征在于：
所述步骤S04还包括：在所述叠层结构的两侧分别设置侧墙，所述侧墙分别与所述叠层结构的两侧连接，所述侧墙的一端设于所述衬底。
8.根据权利要求7所述的半浮栅存储器的制造工艺，其特征在于：
所述侧墙、所述栅极与所述衬底组合形成腔室，所述阻挡层、所述半浮栅、所述隧穿层和所述第一半导体均位于所述腔室内。
9.根据权利要求8所述的半浮栅存储器的制造工艺，其特征在于：
所述步骤S04进一步包括：在所述衬底的两侧边且位于所述侧墙的下端注入离子形成源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110321937.9A CN112909000B (zh) | 2021-03-25 | 2021-03-25 | 半浮栅存储器及其制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110321937.9A CN112909000B (zh) | 2021-03-25 | 2021-03-25 | 半浮栅存储器及其制造工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112909000A CN112909000A (zh) | 2021-06-04 |
| CN112909000B true CN112909000B (zh) | 2022-10-21 |
Family
ID=76106555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110321937.9A Active CN112909000B (zh) | 2021-03-25 | 2021-03-25 | 半浮栅存储器及其制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112909000B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315223A (zh) * | 2010-07-07 | 2012-01-11 | 中国科学院微电子研究所 | 高性能平面浮栅闪存器件结构及其制作方法 |
| CN104183651A (zh) * | 2014-08-17 | 2014-12-03 | 复旦大学 | 一种氮化镓半浮栅功率器件及其制造方法 |
| CN105336622A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅器件及其形成方法 |
| CN111477624A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111477625A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056817B2 (ja) * | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
| CN104425388B (zh) * | 2013-09-06 | 2017-04-05 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN103887313B (zh) * | 2014-03-04 | 2016-08-31 | 华为技术有限公司 | 一种半浮栅器件及其制备方法 |
| CN111430354A (zh) * | 2020-03-12 | 2020-07-17 | 复旦大学 | 一种低功耗半浮栅存储器及其制备方法 |
| CN111446254A (zh) * | 2020-03-12 | 2020-07-24 | 复旦大学 | 一种基于金属氧化物半导体的半浮栅存储器及其制备方法 |
-
2021
- 2021-03-25 CN CN202110321937.9A patent/CN112909000B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315223A (zh) * | 2010-07-07 | 2012-01-11 | 中国科学院微电子研究所 | 高性能平面浮栅闪存器件结构及其制作方法 |
| CN105336622A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅器件及其形成方法 |
| CN104183651A (zh) * | 2014-08-17 | 2014-12-03 | 复旦大学 | 一种氮化镓半浮栅功率器件及其制造方法 |
| CN111477624A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111477625A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112909000A (zh) | 2021-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| CN111477624B (zh) | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 | |
| CN112909000B (zh) | 半浮栅存储器及其制造工艺 | |
| US10164073B2 (en) | Apparatus and method for memory device | |
| CN112838089B (zh) | 半浮栅存储器及其制造方法 | |
| CN111477626B (zh) | 一种半浮栅存储器及其制备方法 | |
| CN111508961A (zh) | 一种高隧穿效率半浮栅存储器及其制备方法 | |
| CN111540741B (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| CN111477685B (zh) | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 | |
| CN111477625B (zh) | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 | |
| CN112908998B (zh) | 半浮栅存储器的制造方法及半浮栅存储器 | |
| CN113161360B (zh) | 一种半浮栅存储器的制造工艺及半浮栅存储器 | |
| KR101252325B1 (ko) | 게이트 도핑이 감소한 반도체 구조 및 이를 형성하기 위한방법 | |
| CN111477627B (zh) | 一种基于双浮栅材料的半浮栅存储器及其制备方法 | |
| EP4195273A1 (en) | Semiconductor structure and manufacturing method therefor | |
| CN112908999A (zh) | 半浮栅存储器的制造工艺及半浮栅存储器 | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| CN116056445A (zh) | 半导体结构及其制作方法 | |
| US20030040152A1 (en) | Method of fabricating a NROM cell to prevent charging | |
| CN111564443B (zh) | 一种高集成密度半浮栅存储器及其制备方法 | |
| CN111540739B (zh) | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 | |
| CN113540103A (zh) | 半导体装置及其制造方法 | |
| CN111508960B (zh) | 一种低操作电压半浮栅存储器及其制备方法 | |
| US20140374878A1 (en) | Memory cell with integrated iii-v device | |
| CN111540740B (zh) | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |