CN111430354A - 一种低功耗半浮栅存储器及其制备方法 - Google Patents
一种低功耗半浮栅存储器及其制备方法 Download PDFInfo
- Publication number
- CN111430354A CN111430354A CN202010172361.XA CN202010172361A CN111430354A CN 111430354 A CN111430354 A CN 111430354A CN 202010172361 A CN202010172361 A CN 202010172361A CN 111430354 A CN111430354 A CN 111430354A
- Authority
- CN
- China
- Prior art keywords
- semi
- dimensional material
- floating gate
- type
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 121
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 35
- 230000005641 tunneling Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 17
- 229910052961 molybdenite Inorganic materials 0.000 claims description 14
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000036452 memory potential Effects 0.000 claims description 4
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 33
- 230000008901 benefit Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910003090 WSe2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- -1 transition metal sulfides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于半导体器件技术领域，具体为一种低功耗半浮栅存储器及其制备方法。本发明低功耗半浮栅存储器，包括：衬底；在衬底上的石墨烯栅极；部分覆盖石墨烯栅极的阻挡层；覆盖阻挡层的半浮栅；位于半浮栅上的半闭合隧穿层；异质结，其第一端位于半浮栅上，且与半闭合隧穿层平行邻接，其第二端覆盖半闭合隧穿层和异质结的第一端；石墨烯漏极和石墨烯源极，位于异质结的第二端上；其中，阻挡层、半浮栅、半闭合隧穿层、异质结的一端和第二端，依次为不同的二维材料。本发明可有效改善了器件的可靠性，加快数据写入速度，增加数据保持时间，进一步降低功耗。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种低功耗半浮栅存储器及其制备方法。
背景技术
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。对于挥发性存储技术，主要是静态随机存储器SRAM和动态随机存储器DRAM。挥发性存储器有着纳秒级的写入速度，然而其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。另一方面，二维材料，如过渡金属硫化物不仅有较高的迁移率，而且当其薄膜厚度减到单层，仍然保持着优异的电学特性，是应用于半导体器件的良好材料。此外，二维材料表面没有悬挂键并且有着丰富的能带体系，这使得其在能带工程设计电子器件领域有着天然的优势。没有悬挂键的特性使得其可以自由堆叠电子器件，丰富的能带体系使得其可以满足各种新型电子器件所需的能带结构。进一步，对于传统的场效应晶体管，电子的玻尔兹曼分布给功耗的降低设置了上限。负电容晶体管有望克服该热离子限制，构建超低功耗消费电子。
发明内容
本发明的目的在于提供一种能够改善器件可靠性、提高器件数据写入速度、增加器件数据保持时间、降低器件功耗的半浮栅存储器及其制备方法。
本发明提供的低功耗半浮栅存储器，包括：
衬底；
石墨烯栅极，形成在所述衬底上；
阻挡层，其为具有负电容特性的第一类二维材料，部分覆盖所述石墨烯栅极；
半浮栅，其为第二类二维材料，形成在所述阻挡层上；
半闭合隧穿层，其为具有负电容特性的第三类二维材料，位于所述半浮栅上；
异质结，异质结的第一端位于所述半浮栅上，其为具有第一导电类型的第四类二维材料，且与所述半闭合隧穿层平行邻接；异质结的第二端，其为具有第二导电类型的第五类二维材料，覆盖所述半闭合隧穿层和所述异质结的第一端；石墨烯漏极和石墨烯源极，位于所述异质结的第二端上。
本发明的低功耗半浮栅存储器中，优选为，所述第五类二维材料、所述第四类二维材料和所述第二类二维材料的能带构成阶梯层状能带。
本发明的低功耗半浮栅存储器中，优选为，所述第三类二维材料、第二类二维材料和所述第一类二维材料的能带构成闪存势阱能带结构。
本发明的低功耗半浮栅存储器中，优选为，所述第一类二维材料和/或所述第三类二维材料为CuInP2S6或者CuInP2S6/BN叠层。
本发明的低功耗半浮栅存储器中，优选为，所述第二类二维材料是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2。
本发明的低功耗半浮栅存储器中，优选为，所述第四类二维材料为n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2；所述第五类二维材料材料为p型导电的WSe2或MoSe2，或者是n型导电的HfS2或MoS2。
本发明还公开一种低功耗半浮栅存储器制备方法，包括以下步骤：
提供衬底；
将石墨烯转移至所述衬底上，作为栅极；
将具有负电容特性的第一类二维材料转移至所述栅极上，使其部分覆盖所述栅极，作为阻挡层；
将第二类二维材料转移至所述阻挡层上，作为半浮栅；
将具有负电容特性的第三类二维材料转移至所述半浮栅上，作为半闭合隧穿层；
将具有第一导电类型的第四类二维材料转移至所述半浮栅上，且与所述半闭合隧穿层平行邻接，作为异质结的第一端；
将具有第二导电类型的第五类二维材料转移至所述异质结的第一端和所述半闭合隧穿层上，作为异质结的第二端；
将石墨烯转移至所述异质结的第二端上，分别作为石墨烯漏极和石墨烯源极。
本发明的低功耗半浮栅存储器制备方法中，优选地，所述转移方法为机械剥离法。
本发明的低功耗半浮栅存储器制备方法中，优选地，所述第五类二维材料、所述第四类二维材料和所述第二类二维材料的能带构成阶梯层状能带。
本发明的低功耗半浮栅存储器制备方法中，优选地，所述第三类二维材料、第二类二维材料和所述第一类二维材料的能带构成闪存势阱能带结构。
本发明采用二维材料作为半浮栅晶体管的组成材料，利用其无悬挂键的优势，减小界面缺陷，有效改善了器件的可靠性。以二维材料构成高速开关的异质结，能够加快数据写入速度，同时也可以增加数据保持时间。另外，采用具有负电容特性的二维材料作为阻挡层和隧穿层，可以减小亚阈值摆幅，降低工作电压，从而进一步降低功耗。采用石墨烯作为栅极材料，可以利用其高电导率的优点，减小串联电阻，从而降低功耗。
附图说明
图1是低功耗半浮栅存储器的制备方法的流程图。
图2是形成石墨烯栅极后的器件结构示意图。
图3是形成阻挡层后的器件结构示意图。
图4是形成半浮栅后的器件结构示意图。
图5是形成半闭合隧穿层后的器件结构示意图。
图6是形成异质结后的器件结构示意图。
图7是低功耗半浮栅存储器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是低功耗半浮栅存储器的制备方法的流程图。图2~7示出了低功耗半浮栅存储器的制备方法各步骤的结构示意图。以下结合附图1~7对本发明的具体实施方式做进一步的说明。如图1所示，具体制备步骤为：
步骤S1，提供衬底；
步骤S2，形成栅极，提供衬底200作为起始基底，衬底可以是表面覆盖绝缘介质的硅衬底，也可以是柔性绝缘衬底。在本实施方式中采用覆盖二氧化硅的硅衬底。然后，采用机械剥离的方法将石墨烯转移到衬底200上方，作为栅极201，所得结构如图2所示。采用石墨烯作为栅极材料，可以利用其高电导率的优点，减小串联电阻，从而降低功耗。
步骤S3，形成阻挡层，采用机械剥离的方法将第一类二维材料转移到石墨烯栅极201表面，使第一类二维材料部分覆盖栅极201表面，作为阻挡层202，所得结构如图3所示。其中，第一类二维材料采用具有负电容特性的CuInP2S6 （CIPS）。当然，本发明不限定于此，例如还可以是CIPS/BN叠层。
步骤S4，形成半浮栅，采用机械剥离的方法将第二类二维材料转移到阻挡层202表面，使其覆盖阻挡层202，作为半浮栅203，所得结构如图4所示。其中，第二类二维材料可以是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2。在本实施方式中采用n型导电的HfS2。
步骤S5，形成半闭合隧穿层，采用机械剥离的方法将第三类二维材料204转移到半浮栅203表面，作为半闭合隧穿层204，所得结构如图5所示。其中，第三类二维材料可以是具有负电容特性的CIPS或者CIPS/BN叠层。在本实施方式中采用CIPS材料。
步骤S6，形成异质结，采用机械剥离的方法将第四类二维材料转移到半浮栅203表面，使其与半闭合隧穿层204彼此平行且相互邻接，作为异质结的第一端205。第四类二维材料可以是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2，在本实施方式中采用n型导电的MoS2。
采用机械剥离的方法将第五类二维材料转移到半闭合隧穿层204和异质结的第一端205的表面，使其覆盖半闭合隧穿层204和异质结的第一端205表面，作为异质结的第二端206，同时作为半浮栅晶体管的沟道材料，所得结构如图6所示。其中第五类二维材料可以是n型导电的HfS2、MoS2或者是p型导电的WSe2、MoSe2，在本实施方式采用p型导电的WSe2。以二维材料构成高速开关的异质结，能够加快数据写入速度，同时也可以增加数据保持时间。
步骤S7，形成源极和漏极，采用机械剥离的方法将石墨烯转移到异质结的第二端206的表面，分别作为漏极207和源极208，所得结构如图7所示。
上述实施例中，第五类二维材料WSe2、第四类二维材料MoS2 和第二类二维材料HfS2的电子亲和势分别是3.0、4.0和5.5 eV，构成一个阶梯层状能带阻挡层。当然不限于此组合，第五类二维材料、第四类二维材料和第二类二维材料也可以分别是HfS2、MoS2和WSe2或者其它类似组合，只要能够构成阶梯层状能带即可。第三类二维材料CIPS、第二类二维材料n型导电的HfS2和第一类二维材料CuInP2S6的能带构成闪存势阱能带结构。本发明不限定于此，只要第三类二维材料、第二类二维材料和第一类二维材料的能带构成闪存势阱能带结构即可。
以上，针对本发明的低功耗半浮栅存储器及其制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
一种低功耗半浮栅存储器，如图7所示，包括：衬底200；石墨烯栅极201，形成在衬底200上；阻挡层202，其为具有负电容特性的第一类二维材料，部分覆盖石墨烯栅极201；半浮栅203，其为第二类二维材料，形成在阻挡层202上；半闭合隧穿层204，其为具有负电容特性的第三类二维材料，位于半浮栅上203；异质结，异质结的第一端205位于半浮栅203上，其为具有第一导电类型的第四类二维材料，且与半闭合隧穿层204平行邻接；异质结的第二端206，其为具有第二导电类型的第五类二维材料，覆盖半闭合隧穿层204和异质结的第一端205；石墨烯漏极207和石墨烯源极208，位于异质结的第二端上206。
为了能具有良好的器件性能，优选地，第五类二维材料、第四类二维材料和第二类二维材料的能带构成阶梯层状能带。第三类二维材料、第二类二维材料、第一类二维材料和的能带构成闪存势阱能带结构。进一步优选地，例如第一类二维材料为CuInP2S6或者CuInP2S6/BN叠层。第二类二维材料是n型导电的HfS2、MoS2或者是p型导电的WSe2、MoSe2。第三类二维材料为CuInP2S6或者CuInP2S6/BN叠层。第四类二维材料为n型导电的HfS2、MoS2或者是p型导电的WSe2、MoSe2，第五类二维材料材料为p型导电的WSe2、MoSe2或者是n型导电的HfS2、MoS2。
本发明的低功耗半浮栅存储器，利用二维材料构成的范德瓦尔斯异质结作为数据写入开关，当异质结二极管导通后，电荷从沟道快速流入半浮栅材料，从而存储数据。为了减小功耗，进一步采用具有负电容特性的二维材料作为阻挡层和隧穿层材料来改善亚阈值特性，降低工作电压，从而进一步降低功耗。同时利用石墨烯作为栅极材料降低串联电阻，从而降低功耗。采用二维材料作为半浮栅晶体管的组成材料，可以利用其无悬挂键的优势，减小界面缺陷，从而改善器件可靠性。由二维材料构成的高速开关的异质结可以加快数据写入速度，同时也可以增加数据保持时间；采用具有负电容特性的二维材料作为阻挡层和隧穿层，可以减小亚阈值摆幅，降低工作电压，从而进一步降低功耗。采用石墨烯作为栅极材料，可以利用其高电导率的优点，减小串联电阻，从而降低功耗。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种低功耗半浮栅存储器，其特征在于，包括：
衬底；
石墨烯栅极，形成在所述衬底上；
阻挡层，其为具有负电容特性的第一类二维材料，部分覆盖所述石墨烯栅极；
半浮栅，其为第二类二维材料，覆盖所述阻挡层；
半闭合隧穿层，其为具有负电容特性的第三类二维材料，位于所述半浮栅上；
异质结，异质结的第一端位于所述半浮栅上，其为具有第一导电类型的第四类二维材料，且与所述半闭合隧穿层平行邻接；异质结的第二端，其为具有第二导电类型的第五类二维材料，覆盖所述半闭合隧穿层和所述异质结的第一端；
石墨烯漏极和石墨烯源极，位于所述异质结的第二端上。
2.根据权利要求1所述的低功耗半浮栅存储器，其特征在于，所述第五类二维材料、所述第四类二维材料和所述第二类二维材料的能带构成阶梯层状能带结构。
3.根据权利要求1所述的低功耗半浮栅存储器，其特征在于，所述第三类二维材料、第二类二维材料和所述第一类二维材料的能带构成闪存势阱能带结构。
4.根据权利要求3所述的低功耗半浮栅存储器，其特征在于，所述第一类二维材料和/或所述第三类二维材料为CuInP2S6或者CuInP2S6/BN叠层。
5.根据权利要求4所述的低功耗半浮栅存储器，其特征在于，所述第二类二维材料是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2。
6.根据权利要求5所述的低功耗半浮栅存储器，其特征在于，所述第四类二维材料是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2，所述第五类二维材料材料是p型导电的WSe2或MoSe2，或者是n型导电的HfS2或MoS2。
7.一种低功耗半浮栅存储器制备方法，其特征在于，包括以下步骤：
提供衬底；
将石墨烯转移至所述衬底上，作为栅极；
将具有负电容特性的第一类二维材料转移至所述栅极上，使其部分覆盖所述栅极，作为阻挡层；
将第二类二维材料转移至所述阻挡层上，使其覆盖所述栅极，作为半浮栅；
将具有负电容特性的第三类二维材料转移至所述半浮栅上，作为半闭合隧穿层；
将具有第一导电类型的第四类二维材料转移至所述半浮栅上，且与所述半闭合隧穿层平行邻接，作为异质结的第一端；将具有第二导电类型的第五类二维材料转移至所述异质结的第一端和所述半闭合隧穿层上，作为异质结的第二端；
将石墨烯转移至所述异质结的第二端上，分别作为石墨烯漏极和石墨烯源极。
8.根据权利要求7所述的低功耗半浮栅存储器制备方法，其特征在于，所述转移方法为机械剥离法。
9.根据权利要求7所述的低功耗半浮栅存储器制备方法，其特征在于，所述第五类二维材料、所述第四类二维材料和所述第二类二维材料的能带构成阶梯层状能带结构。
10.根据权利要求7所述的低功耗半浮栅存储器制备方法，其特征在于，所述第三类二维材料、第二类二维材料和所述第一类二维材料的能带构成闪存势阱能带结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010172361.XA CN111430354A (zh) | 2020-03-12 | 2020-03-12 | 一种低功耗半浮栅存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010172361.XA CN111430354A (zh) | 2020-03-12 | 2020-03-12 | 一种低功耗半浮栅存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111430354A true CN111430354A (zh) | 2020-07-17 |
Family
ID=71546538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010172361.XA Pending CN111430354A (zh) | 2020-03-12 | 2020-03-12 | 一种低功耗半浮栅存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430354A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349593A (zh) * | 2020-10-27 | 2021-02-09 | 华东师范大学 | 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法 |
| CN112909000A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器及其制造工艺 |
| CN113871302A (zh) * | 2021-12-02 | 2021-12-31 | 上海集成电路制造创新中心有限公司 | N型二硒化钨负电容场效应晶体管及其制备方法 |
| WO2024036513A1 (zh) * | 2022-08-17 | 2024-02-22 | 中国科学技术大学 | 浮栅存储器及其制备方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100025660A1 (en) * | 2008-07-31 | 2010-02-04 | University Of Connecticut | Semiconductor devices, methods of manufacture thereof and articles comprising the same |
| CN101783366A (zh) * | 2010-02-11 | 2010-07-21 | 复旦大学 | 一种石墨烯mos晶体管的制备方法 |
| US20110215300A1 (en) * | 2010-03-08 | 2011-09-08 | International Business Machines Corporation | Graphene based three-dimensional integrated circuit device |
| US20140001429A1 (en) * | 2012-07-02 | 2014-01-02 | 4-Ds Pty, Ltd | Heterojunction oxide memory device with barrier layer |
| US20150123078A1 (en) * | 2013-10-07 | 2015-05-07 | Samsung Electronics Co., Ltd. | Graphene device and method of manufacturing the same |
| CN106684251A (zh) * | 2016-12-09 | 2017-05-17 | 武汉华星光电技术有限公司 | 柔性垂直沟道有机薄膜晶体管及其制作方法 |
| CN107017303A (zh) * | 2016-01-06 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体装置结构 |
| CN107154408A (zh) * | 2017-05-22 | 2017-09-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN107342345A (zh) * | 2017-06-27 | 2017-11-10 | 重庆大学 | 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管 |
| CN107665894A (zh) * | 2017-09-12 | 2018-02-06 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| WO2018185257A1 (en) * | 2017-04-05 | 2018-10-11 | The Provost, Fellows, Scholars And Other Members Of Board Of Trinity College Dublin | A multi-layer device and method of making same |
| US20190165120A1 (en) * | 2017-11-30 | 2019-05-30 | Fujitsu Limited | Electronic device, manufacturing method for electronic device, and electronic apparatus |
| US20190296158A1 (en) * | 2018-03-23 | 2019-09-26 | International Business Machines Corporation | Graphene-contacted nanotube photodetector |
| US20190386167A1 (en) * | 2017-03-10 | 2019-12-19 | Mitsubishi Electric Corporation | Electromagnetic wave detector, electromagnetic wave detector array, and electromagnetic wave detection method |
| WO2019240784A1 (en) * | 2018-06-13 | 2019-12-19 | Hewlett-Packard Development Company, L.P. | Graphene printing |
-
2020
- 2020-03-12 CN CN202010172361.XA patent/CN111430354A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100025660A1 (en) * | 2008-07-31 | 2010-02-04 | University Of Connecticut | Semiconductor devices, methods of manufacture thereof and articles comprising the same |
| CN101783366A (zh) * | 2010-02-11 | 2010-07-21 | 复旦大学 | 一种石墨烯mos晶体管的制备方法 |
| US20110215300A1 (en) * | 2010-03-08 | 2011-09-08 | International Business Machines Corporation | Graphene based three-dimensional integrated circuit device |
| US20140001429A1 (en) * | 2012-07-02 | 2014-01-02 | 4-Ds Pty, Ltd | Heterojunction oxide memory device with barrier layer |
| US20150123078A1 (en) * | 2013-10-07 | 2015-05-07 | Samsung Electronics Co., Ltd. | Graphene device and method of manufacturing the same |
| CN107017303A (zh) * | 2016-01-06 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体装置结构 |
| CN106684251A (zh) * | 2016-12-09 | 2017-05-17 | 武汉华星光电技术有限公司 | 柔性垂直沟道有机薄膜晶体管及其制作方法 |
| US20190386167A1 (en) * | 2017-03-10 | 2019-12-19 | Mitsubishi Electric Corporation | Electromagnetic wave detector, electromagnetic wave detector array, and electromagnetic wave detection method |
| WO2018185257A1 (en) * | 2017-04-05 | 2018-10-11 | The Provost, Fellows, Scholars And Other Members Of Board Of Trinity College Dublin | A multi-layer device and method of making same |
| CN107154408A (zh) * | 2017-05-22 | 2017-09-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN107342345A (zh) * | 2017-06-27 | 2017-11-10 | 重庆大学 | 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管 |
| CN107665894A (zh) * | 2017-09-12 | 2018-02-06 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| US20190165120A1 (en) * | 2017-11-30 | 2019-05-30 | Fujitsu Limited | Electronic device, manufacturing method for electronic device, and electronic apparatus |
| US20190296158A1 (en) * | 2018-03-23 | 2019-09-26 | International Business Machines Corporation | Graphene-contacted nanotube photodetector |
| WO2019240784A1 (en) * | 2018-06-13 | 2019-12-19 | Hewlett-Packard Development Company, L.P. | Graphene printing |
Non-Patent Citations (2)
| Title |
|---|
| XIAOWEI WANG1, PENG YU1,2, ZHENDONG LEI3, CHAO ZHU 1, XUN CAO 1,: "Van der Waals negative capacitance transistors", 《NATURE COMMUNICATIONS》 * |
| 谭欣,翟亚红: "铁电负电容晶体管的研究进展", 《材料导报》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349593A (zh) * | 2020-10-27 | 2021-02-09 | 华东师范大学 | 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法 |
| CN112909000A (zh) * | 2021-03-25 | 2021-06-04 | 复旦大学 | 半浮栅存储器及其制造工艺 |
| CN113871302A (zh) * | 2021-12-02 | 2021-12-31 | 上海集成电路制造创新中心有限公司 | N型二硒化钨负电容场效应晶体管及其制备方法 |
| CN113871302B (zh) * | 2021-12-02 | 2022-03-11 | 上海集成电路制造创新中心有限公司 | N型二硒化钨负电容场效应晶体管及其制备方法 |
| WO2024036513A1 (zh) * | 2022-08-17 | 2024-02-22 | 中国科学技术大学 | 浮栅存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430354A (zh) | 一种低功耗半浮栅存储器及其制备方法 | |
| US5510630A (en) | Non-volatile random access memory cell constructed of silicon carbide | |
| CN107665894B (zh) | 基于二维半导体材料的半浮栅存储器及其制备方法 | |
| CN100416837C (zh) | 内存晶胞及其制造方法 | |
| CN102468303B (zh) | 半导体存储单元、器件及其制备方法 | |
| CN101136439A (zh) | 半导体装置 | |
| CN104192835A (zh) | 一种石墨烯闪存存储器的制备方法 | |
| CN101771051B (zh) | 一种浮体动态随机存储器的单元结构及其制作工艺 | |
| CN111490045B (zh) | 一种基于二维材料的半浮栅存储器及其制备方法 | |
| CN111463212B (zh) | 一种快速可擦写浮栅存储器及其制备方法 | |
| JPH1168105A (ja) | 半導体装置 | |
| CN104701316B (zh) | 一种双槽形结构的半浮栅器件及其制造方法 | |
| CN102246294A (zh) | 具有结场效应晶体管装置结构的低功率存储器装置 | |
| Kamal et al. | L-shaped tunnel field-effect transistor-based 1T DRAM with improved read current ratio, retention time, and sense margin | |
| CN103972238A (zh) | 一种存储器单元结构 | |
| CN101604693B (zh) | 存储器元件 | |
| JPS6059750B2 (ja) | 不揮発性半導体記憶装置 | |
| Lin et al. | Raised body doping-less 1T-DRAM with source/drain Schottky contact | |
| CN101771052B (zh) | 一种浮体动态随机存储器的单元结构及其制作工艺 | |
| CN101826531B (zh) | 半导体存储器单元、驱动其的方法及半导体存储器 | |
| CN104701263B (zh) | 一种半浮栅器件的制造方法 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| CN108767014A (zh) | 场效应晶体管、存储记忆体及其应用 | |
| CN101615616A (zh) | 一种无电容式动态随机存储器 | |
| CN103681800A (zh) | 多次可编程半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200717 |
|
| WD01 | Invention patent application deemed withdrawn after publication |