CN111490045B - 一种基于二维材料的半浮栅存储器及其制备方法 - Google Patents
一种基于二维材料的半浮栅存储器及其制备方法 Download PDFInfo
- Publication number
- CN111490045B CN111490045B CN202010346659.8A CN202010346659A CN111490045B CN 111490045 B CN111490045 B CN 111490045B CN 202010346659 A CN202010346659 A CN 202010346659A CN 111490045 B CN111490045 B CN 111490045B
- Authority
- CN
- China
- Prior art keywords
- dimensional material
- semi
- floating gate
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 159
- 230000015654 memory Effects 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 230000005641 tunneling Effects 0.000 claims abstract description 19
- 230000000903 blocking effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 229910016001 MoSe Inorganic materials 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- -1 transition metal sulfides Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明属于半导体存储器技术领域，具体为一种基于二维材料的半浮栅存储器及其制备方法。本发明半浮栅存储器包括：L型底栅；覆盖底栅表面的阻挡层；L型半浮栅层，为第一类二维材料，顶部与底栅的顶部持平；半浮栅底部上的半闭合隧穿层，为第二类二维材料，其上表面与半浮栅的顶部相持平；覆盖半浮栅和半闭合隧穿层的沟道层，为第三类二维材料，其上表面与阻挡层的顶部相持平；沟道表面的源极和漏极，为第四类二维材料；第一类二维材料和第三类二维材料构成二极管，第一类二维材料、第三类二维材料与阻挡层、底栅构成栅控二极管。本发明器件可靠性好，数据擦写速度快，且可增加数据保持时间；此外，器件具有较小的体积，适合用于超薄电子设备中。
Description
技术领域
本发明属于半导体存储器技术领域，具体涉及一种基于二维材料的半浮栅存储器及其制备方法。
背景技术
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。对于挥发性存储技术，主要是静态随机存储器SRAM和动态随机存储器DRAM。挥发性存储器有着纳秒级的写入速度，然而其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。另一方面，二维材料，如过渡金属硫化物不仅有较高的迁移率，而且当其薄膜厚度减到单层，仍然保持着优异的电学特性，是应用于半导体器件的良好材料。此外，二维材料表面没有悬挂键并且有着丰富的能带体系，这使得其在能带工程设计电子器件领域有着天然的优势。没有悬挂键的特性使得其可以自由堆叠电子器件，丰富的能带体系使得其可以满足各种新型电子器件所需的能带结构。
发明内容
本发明的目的在于提供一种可靠性好、擦写速度快、体积小的基于二维材料的半浮栅存储器及其制备方法。
本发明提供的基于二维材料的半浮栅存储器，包括：
衬底，其作为底栅，呈L型；
阻挡层，其为绝缘介质，覆盖所述底栅表面；
半浮栅层，其为第一类二维材料，形成在所述阻挡层的底部上，且呈L型，其顶部与所述底栅的顶部相持平；
半闭合隧穿层，其为第二类二维材料，形成在所述半浮栅的底部上，其上表面与所述半浮栅的顶部相持平；
沟道层，其为第三类二维材料，覆盖所述半浮栅和所述半闭合隧穿层，其上表面与所述阻挡层的顶部相持平；以及
漏极和源极，其为第四类二维材料，形成在所述沟道表面；
其中，所述第三类二维材料和所述第一类二维材料构成二极管，所述第三类二维材料、所述第一类二维材料与所述阻挡层、所述底栅构成栅控二极管。
本发明的基于二维材料的半浮栅存储器中，优选为，所述阻挡层材料选自Al2O3、SiO2、HfO2、Ta2O5、TiO2、La2O3、HfZrO4，或者由这材料组成的叠层。
本发明的基于二维材料的半浮栅存储器中，优选为，所述第一类二维材料是n型导电的HfS2、MoS2或者是p型导电的WSe2、MoSe2，所述第三类二维材料是p型导电的WSe2、MoSe2或者n型导电的HfS2、MoS2。
本发明的基于二维材料的半浮栅存储器中，优选为，所述第二类二维材料是hBN、CuInP2S6或者CuInP2S6/hBN叠层。
本发明的基于二维材料的半浮栅存储器中，优选为，所述源极和漏极的材料为石墨烯。
本发明提供的基于二维材料的半浮栅存储器制备方法，具体步骤为：
提供衬底，光刻刻蚀形成L型，作为底栅；
在所述底栅表面沉积绝缘介质形成阻挡层；
将第一类二维材料转移到所述阻挡层的底部，形成L型，并使其顶部与所述底栅的顶部相持平，作为半浮栅；
将第二类二维材料转移到所述半浮栅的底部，并使其上表面与所述半浮栅的顶部相持平，作为半闭合隧穿层；
将第三类二维材料转移到所述半浮栅和所述半闭合隧穿层上，并使其上表面与所述阻挡层的顶部相持平，作为沟道；
将第四类二维材料转移到所述沟道的表面，分别作为源极和漏极；
其中，所述第一类二维材料和所述第三类二维材料构成二极管，所述第三类二维材料、所述第一类二维材料与所述阻挡层、所述底栅构成栅控二极管。
本发明的基于二维材料的半浮栅存储器制备方法中，优选为，所述阻挡层材料选自Al2O3、SiO2、HfO2、Ta2O5、TiO2、La2O3、HfZrO4，或者由前述材料组成的叠层。
本发明的基于二维材料的半浮栅存储器制备方法中，优选为，所述第一类二维材料是n型导电的HfS2、MoS2或者是p型导电的WSe2、MoSe2，所述第三类二维材料是p型导电的WSe2、MoSe2或者n型导电的HfS2、MoS2。
本发明的基于二维材料的半浮栅存储器制备方法中，优选为，所述第二类二维材料是hBN、CuInP2S6或者CIPS/hBN叠层。
本发明的基于二维材料的半浮栅存储器制备方法中，优选为，所述源极和漏极的材料为石墨烯。
本发明的基于二维材料的半浮栅存储器采用二维材料作为半浮栅晶体管的组成材料，可以利用其无悬挂键的优势，减小界面缺陷，从而改善器件可靠性。数据写入和擦除全部通过二维材料构成的高速开关的二极管来实现，可以加快数据擦写速度，同时也可以增加数据保持时间。此外，二维材料具有超薄特性，因此所制备的器件具有较小的体积，适合用于超薄电子设备中。
附图说明
图1是基于二维材料的半浮栅存储器的制备方法流程图。
图2是形成L型底栅的器件结构示意图。
图3是形成阻挡层后的器件结构示意图。
图4是形成半浮栅后的器件结构示意图。
图5是形成半闭合隧穿层后的器件结构示意图。
图6是形成沟道后的器件结构示意图。
图7是基于二维材料的半浮栅存储器及其制备方法。
具体实施方式
下面结合实施例和附图，对本发明作进一步介绍。应当理解，所述实施例仅用以解释本发明，并不用于限定本发明。本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1～7对本发明的技术方案做进一步的说明。图1是基于二维材料的半浮栅存储器的制备方法流程图，图2～7示出了基于二维材料的半浮栅存储器的制备方法各步骤的结构示意图。
步骤S1，首先，提供衬底作为半浮栅存储器的底栅。衬底可以是低阻硅衬底、绝缘体上硅、氮化钽/二氧化硅/硅衬底或者氮化钛/二氧化硅/硅衬底。在本实施方式中采用低阻硅衬底。然后，旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺形成用于限定形状的图案。最后，以光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀、电感耦合等离子体蚀刻，或者通过使用蚀刻剂溶液的湿法蚀刻形成呈L型的底栅200，所得结构如图2所示。
步骤S2，在底栅200表面沉积绝缘介质形成阻挡层201，所得结构如图3所示。在本实施方式中，通过原子层沉积的方法形成Al2O3作为阻挡层，但是本发明不限定于此，阻挡层也可以是其它合适的材料，比如SiO2、HfO2、Ta2O5、TiO2、La2O3、HfZrO4或者由前述材料组成的叠层等。形成的方法例如也可以是化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发等。
步骤S3，采用机械剥离的方法将第一类二维材料转移到阻挡层201表面，作为半浮栅202。所形成的半浮栅202呈L型。在这里采用两步法将二维材料转移到阻挡层201表面，具体而言，首先将一段第一类二维材料转移到阻挡层201的底部，使之覆盖阻挡层201的底部，接着将另一段相对较短的第一类二维材料转移到上述第一类二维材料上，并贴近阻挡层201的台阶处，所得结构如图4所示。此外，阻挡层201和半浮栅202的总厚度与底栅200的台阶深度相同，也即半浮栅202的顶部与底栅200的顶部相持平。其中，第一类二维材料可以是n型导电的HfS2、MoS2或者是p型导电的WSe2、MoSe2。在本实施方式中采用n型导电的HfS2。
步骤S4，采用机械剥离的方法将第二类二维材料转移到L型半浮栅202的底部，并使第二类二维材料的上表面与半浮栅202的顶部相持平，作为半闭合隧穿层203，所得结构如图5所示。其中，第二类二维材料可以是hBN、CuInP2S6(CIPS)或者CIPS/hBN叠层，在本实施方式中采用hBN材料。
步骤S5，采用机械剥离的方法将第三类二维材料转移到半浮栅202和半闭合隧穿层203上，并使其上表面与阻挡层201的顶部相持平，作为半浮栅晶体管的沟道204，所得结构如图6所示。其中，第三类二维材料与第一类二维材料构成二极管，即第三类二维材料的导电类型与第一类二维材料的导电类型相反。第三类二维材料可以是p型导电的WSe2、MoSe2或者是n型导电的HfS2、MoS2。在本实施方式采用p型导电的WSe2。
步骤S6，采用机械剥离的方法将第四类二维材料转移到第三类二维材料即沟道204表面，分别作为源极205和漏极206，所得结构如图7所示。第四类二维材料例如是石墨烯。
第三类二维材料(即沟道204)和第一类二维材料(即半浮栅202)构成一个二极管，同时第三类二维材料、第一类二维材料和阻挡层201以及底栅200构成栅控二极管。当底栅200加负电压时，二极管正偏导通，电子从半浮栅202流入沟道204中，导致半浮栅晶体管的阈值电压发生变化；当底栅200加正电压时，二极管反偏，但是由于底栅200在纵向通过阻挡层201对半浮栅202的第一类二维材料进行能带调控，导致n型第一类二维材料的导带会降到p型第三类二维材料的价带下方，这时位于沟道204的价带的电子可以隧穿到达半浮栅202的导带，从而半浮栅晶体管又恢复到原始状态。通过电子在半浮栅材料的流入和流出实现电荷写入和擦除两种状态。
以上，针对本发明的基于二维材料的半浮栅存储器的制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
图7是本发明的基于二维材料的半浮栅存储器的结构示意图。如图7所示，本发明的基于二维材料的半浮栅存储器包括：衬底，其作为底栅200，呈L型。阻挡层201，其为绝缘介质，覆盖底栅200表面。半浮栅202，其为第一类二维材料，形成在阻挡层201的底部上，且呈L型。半浮栅202的顶部与底栅200的顶部相持平。半闭合隧穿层203，其为第二类二维材料，形成在半浮栅202的底部上。半闭合隧穿层203的上表面与半浮栅202的顶部相持平。沟道204，其为第三类二维材料，覆盖半浮栅202和半闭合隧穿层203。沟道204的上表面与阻挡层201的顶部相持平。源极205和漏极206，其为第四类二维材料，形成在沟道204的表面，其中，第三类二维材料和第一类二维材料构成二极管，第三类二维材料、第一类二维材料、阻挡层和底栅构成栅控二极管。
衬底可以是低阻硅衬底、绝缘体上硅、氮化钽/二氧化硅/硅衬底或者氮化钛/二氧化硅/硅衬底。在本实施方式中采用低阻硅衬底。阻挡层材料为绝缘介质，优选地，例如是Al2O3、SiO2、HfO2、Ta2O5、TiO2、La2O3、HfZrO4或者由前述材料组成的叠层。第三类二维材料的导电类型与第一类二维材料的导电类型相反。优选地，第一类二维材料是n型导电的HfS2、MoS2，第三类二维材料是p型导电的WSe2、MoSe2；第一类二维材料是p型导电的WSe2、MoSe2，第三类二维材料n型导电的HfS2、MoS2。第二类二维材料，优选是hBN、CuInP2S6或者CIPS/hBN叠层。第四类二维材料优选为石墨烯。
本发明的基于二维材料的半浮栅存储器采用二维材料作为半浮栅晶体管的组成材料，可以利用其无悬挂键的优势，减小界面缺陷，从而改善器件可靠性。数据写入和擦除全部通过二维材料构成的高速开关的二极管来实现，可以加快数据擦写速度，同时也可以增加数据保持时间。此外，二维材料具有超薄特性，因此所制备的器件具有较小的体积，适合用于超薄电子设备中。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于二维材料的半浮栅存储器，其特征在于，包括：
衬底，其作为底栅，呈L型；
阻挡层，其为绝缘介质，覆盖所述底栅表面；
半浮栅层，其为第一类二维材料，形成在所述阻挡层的底部上，且呈L型，其顶部与所述底栅的顶部相持平；
半闭合隧穿层，其为第二类二维材料，形成在所述半浮栅的底部上，其上表面与所述半浮栅的顶部相持平；
沟道层，其为第三类二维材料，覆盖所述半浮栅和所述半闭合隧穿层，其上表面与所述阻挡层的顶部相持平；以及
源极和漏极，其为第四类二维材料，形成在所述沟道表面；
其中，所述第三类二维材料和所述第一类二维材料构成二极管，所述第三类二维材料、所述第一类二维材料与所述阻挡层、所述底栅构成栅控二极管。
2.根据权利要求1所述的基于二维材料的半浮栅存储器，其特征在于，所述阻挡层材料选自Al2O3、SiO2、HfO2、Ta2O5、TiO2、La2O3、HfZrO4，或者由前述材料组成的叠层。
3.根据权利要求1所述的基于二维材料的半浮栅存储器，其特征在于，所述第一类二维材料是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2，所述第三类二维材料是p型导电的WSe2或MoSe2，或者n型导电的HfS2或MoS2。
4.根据权利要求1所述的基于二维材料的半浮栅存储器，其特征在于，所述第二类二维材料是hBN、CuInP2S6或者CuInP2S6/hBN。
5.根据权利要求1所述的基于二维材料的半浮栅存储器，其特征在于，所述源极和漏极的材料为石墨烯。
6.一种基于二维材料的半浮栅存储器制备方法，其特征在于，包括以下步骤：
提供衬底，光刻刻蚀形成L型，作为底栅；
在所述底栅表面沉积绝缘介质形成阻挡层；
将第一类二维材料转移到所述阻挡层的底部，形成L型，并使其顶部与所述底栅的顶部相持平，作为半浮栅；
将第二类二维材料转移到所述半浮栅的底部，并使其上表面与所述半浮栅的顶部相持平，作为半闭合隧穿层；
将第三类二维材料转移到所述半浮栅和所述半闭合隧穿层上，并使其上表面与所述阻挡层的顶部相持平，作为沟道；
将第四类二维材料转移到所述沟道的表面，分别作为源极和漏极；
其中，所述第一类二维材料和所述第三类二维材料构成二极管，所述第三类二维材料、所述第一类二维材料与所述阻挡层、所述底栅构成栅控二极管。
7.根据权利要求6所述的基于二维材料的半浮栅存储器制备方法，其特征在于，所述阻挡层材料选自Al2O3、SiO2、HfO2、Ta2O5、TiO2、La2O3、HfZrO4，或者由前述材料组成的叠层。
8.根据权利要求6所述的基于二维材料的半浮栅存储器制备方法，其特征在于，所述第一类二维材料是n型导电的HfS2或MoS2，或者是p型导电的WSe2或MoSe2，所述第三类二维材料是p型导电的WSe2或MoSe2，或者n型导电的HfS2或MoS2。
9.根据权利要求6所述的基于二维材料的半浮栅存储器制备方法，其特征在于，所述第二类二维材料是hBN、CuInP2S6或者CIPS/hBN。
10.根据权利要求6所述的基于二维材料的半浮栅存储器制备方法，其特征在于，所述源极和漏极的材料为石墨烯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010346659.8A CN111490045B (zh) | 2020-04-27 | 2020-04-27 | 一种基于二维材料的半浮栅存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010346659.8A CN111490045B (zh) | 2020-04-27 | 2020-04-27 | 一种基于二维材料的半浮栅存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111490045A CN111490045A (zh) | 2020-08-04 |
| CN111490045B true CN111490045B (zh) | 2022-10-11 |
Family
ID=71795519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010346659.8A Active CN111490045B (zh) | 2020-04-27 | 2020-04-27 | 一种基于二维材料的半浮栅存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111490045B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349593B (zh) * | 2020-10-27 | 2023-02-03 | 华东师范大学 | 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法 |
| CN115274834A (zh) * | 2021-04-30 | 2022-11-01 | 长鑫存储技术有限公司 | 栅极结构及其制造方法 |
| CN114122138A (zh) * | 2021-11-09 | 2022-03-01 | 上海集成电路制造创新中心有限公司 | 薄膜晶体管存储器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183651A (zh) * | 2014-08-17 | 2014-12-03 | 复旦大学 | 一种氮化镓半浮栅功率器件及其制造方法 |
| CN105097953A (zh) * | 2014-05-13 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅晶体管结构 |
| CN105336622A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅器件及其形成方法 |
| CN107665894A (zh) * | 2017-09-12 | 2018-02-06 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| CN110416084A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 |
| CN110600380A (zh) * | 2019-08-29 | 2019-12-20 | 长江存储科技有限责任公司 | 一种半浮栅晶体管的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425388B (zh) * | 2013-09-06 | 2017-04-05 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
-
2020
- 2020-04-27 CN CN202010346659.8A patent/CN111490045B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097953A (zh) * | 2014-05-13 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅晶体管结构 |
| CN105336622A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半浮栅器件及其形成方法 |
| CN104183651A (zh) * | 2014-08-17 | 2014-12-03 | 复旦大学 | 一种氮化镓半浮栅功率器件及其制造方法 |
| CN107665894A (zh) * | 2017-09-12 | 2018-02-06 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| CN110416084A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 |
| CN110600380A (zh) * | 2019-08-29 | 2019-12-20 | 长江存储科技有限责任公司 | 一种半浮栅晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111490045A (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111490045B (zh) | 一种基于二维材料的半浮栅存储器及其制备方法 | |
| JP4598531B2 (ja) | キャパシタを含んだ集積回路構造およびその製造方法 | |
| CN111463212B (zh) | 一种快速可擦写浮栅存储器及其制备方法 | |
| CN107170828B (zh) | 一种铁电场效应晶体管及其制备方法 | |
| CN102543886B (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| TW201104846A (en) | Methods, devices, and systems relating to a memory cell having a floating body | |
| CN104091803A (zh) | 分离栅极式存储器、半导体器件及其制作方法 | |
| US8945997B2 (en) | Integrated circuits having improved split-gate nonvolatile memory devices and methods for fabrication of same | |
| CN111540745A (zh) | 一种低功耗二维材料半浮栅存储器及其制备方法 | |
| CN111430354A (zh) | 一种低功耗半浮栅存储器及其制备方法 | |
| US20220336533A1 (en) | Semiconductor device including resistance change layer with carbon nanostructures | |
| CN109003985A (zh) | 存储器结构及其形成方法 | |
| WO2023226179A1 (zh) | 晶体管及其制备方法、以及存储器 | |
| US11437499B2 (en) | Nonvolatile memory device and method of fabricating the same | |
| CN111627920A (zh) | 一种铁电存储单元 | |
| CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| US20230255033A1 (en) | Ferroelectric memory device | |
| CN111446254A (zh) | 一种基于金属氧化物半导体的半浮栅存储器及其制备方法 | |
| CN113363317B (zh) | 一种负量子电容器件及其制备方法 | |
| CN115360233A (zh) | 一种无电容动态随机存储器及其制备方法 | |
| CN113363316B (zh) | 一种二维负量子电容晶体管器件及其制备方法 | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| WO2022000344A1 (zh) | 存储器及其制造方法 | |
| CN114050163A (zh) | 一种拓扑绝缘体非易失性存储器件及其制备方法 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |