CN111477625A - 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 - Google Patents

一种基于缺陷俘获材料的半浮栅存储器及其制备方法 Download PDF

Info

Publication number
CN111477625A
CN111477625A CN202010346220.5A CN202010346220A CN111477625A CN 111477625 A CN111477625 A CN 111477625A CN 202010346220 A CN202010346220 A CN 202010346220A CN 111477625 A CN111477625 A CN 111477625A
Authority
CN
China
Prior art keywords
gate
semi
floating gate
dielectric layer
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010346220.5A
Other languages
English (en)
Other versions
CN111477625B (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010346220.5A priority Critical patent/CN111477625B/zh
Publication of CN111477625A publication Critical patent/CN111477625A/zh
Application granted granted Critical
Publication of CN111477625B publication Critical patent/CN111477625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于半导体存储器技术领域，具体为一种基于缺陷俘获材料的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底，为第一掺杂类型；半导体衬底表面的半浮栅阱区，为第二掺杂类型；贯穿半浮栅阱区的U型槽；覆盖U型槽表面的第一栅介质层，在半浮栅阱区形成开口；覆盖第一栅介质层的第一金属栅，在开口处与半浮栅阱区接触；覆盖第一金属栅的浮栅；覆盖浮栅表面和部分半浮栅阱区表面的第二栅介质层，覆盖第二栅介质层的第二金属栅；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙；位于第一栅极叠层和第二栅极叠层两侧的源极和漏极；浮栅为缺陷俘获材料。本发明可以有效地增强电荷保持能力，从而增加存储器的刷新时间。

Description

一种基于缺陷俘获材料的半浮栅存储器及其制备方法
技术领域
本发明属于半导体存储器技术领域，具体涉及一种基于缺陷俘获材料的半浮栅存储器及其制备方法。
背景技术
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30％以上。半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。从半浮栅存储器的工作原理我们可以看出，半浮栅存储器的电荷保持能力由半浮栅的材料决定。因此，如何进一步改进半浮栅的材料成为进一步提高半浮栅存储器的电荷保持能力，增加电荷保持时间的关键。此外，伴随着多晶硅浮栅尺寸的缩小，通过栅间介质的冲击电流过大，会给存储器带来可靠性问题。而且，多晶硅浮栅存在多晶硅耗尽效应，要生长光滑、足够薄的多晶硅薄膜的工艺相对复杂。
发明内容
本发明的目的在于提供一种能够增强电荷保持能力、增加存储器刷新时间的基于缺陷俘获材料的半浮栅存储器及其制备方法。
本发明提供的基于缺陷俘获材料的半浮栅存储器，包括：
半导体衬底，其为第一掺杂类型；
半浮栅阱区，其为第二掺杂类型，形成于所述半导体衬底表面；
U型槽，贯穿所述半浮栅阱区，其底部处于所述半浮栅阱区的下边界；
第一栅极叠层，包括第一栅介质层、第一金属栅和浮栅，其中第一栅介质层覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；所述第一金属栅覆盖所述第一栅介质层并在所述开口处与所述半浮栅阱区接触；所述浮栅覆盖所述第一金属栅；
第二栅极叠层，包括第二栅介质层和第二金属栅，所述第二栅介质层覆盖所述浮栅表面和部分所述半浮栅阱区表面，所述第二金属栅覆盖所述第二栅介质层；栅极侧墙，位于所述第一栅极叠层和所述第二栅极叠层两侧；
源极和漏极，形成于所述半浮栅阱区中，位于所述第一栅极叠层和所述第二栅极叠层两侧；
其中，所述浮栅为缺陷俘获材料。
本发明的基于缺陷俘获材料的半浮栅存储器中，优选为，所述第一金属栅的厚度为3～5nm。
本发明的基于缺陷俘获材料的半浮栅存储器中，优选为，所述缺陷俘获材料为富含深能级缺陷的绝缘材料。
本发明的基于缺陷俘获材料的半浮栅存储器中，优选为，所述绝缘材料为Si3N4或者SiON。
本发明的基于缺陷俘获材料的半浮栅存储器中，优选为，所述第一栅介质层或所述第二栅介质层为SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种，所述第一金属栅或所述第二金属栅为TiN、TaN、MoN或者WN。
本发明还公开一种基于缺陷俘获材料的半浮栅存储器的制备方法，包括以下步骤：
(1)提供具有第一掺杂类型的半导体衬底，在所述半导体衬底上形成氧化物层；
(2)通过离子注入方式在所述半导体衬底表层区域形成具有第二掺杂类型的半浮栅阱区；
(3)形成U型槽，使U型槽贯穿所述半浮栅阱区，且其底部处于半所述浮栅阱区的下边界，并去除所述氧化物层；
(4)形成第一栅极叠层，依次形成第一栅介质层、第一金属栅和浮栅，使所述第一栅介质层覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；所述第一金属栅覆盖所述第一栅介质层并在所述开口处与所述半浮栅阱区接触；所述浮栅覆盖所述第一金属栅，其中，所述浮栅为缺陷俘获材料；
(5)形成第二栅极叠层，依次形成第二栅介质层和第二金属栅，使所述第二栅介质层覆盖所述浮栅表面和部分所述半浮栅阱区表面，所述第二金属栅覆盖所述第二栅介质层；
(6)在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙；
(7)在所述半浮栅阱区中，所述第一栅极叠层和所述第二栅极叠层两侧形成源极和漏极。
本发明的基于缺陷俘获材料的半浮栅存储器的制备方法中，优选为，所述第一金属栅的厚度为3～5nm。
本发明的基于缺陷俘获材料的半浮栅存储器的制备方法中，优选为，所述缺陷俘获材料为富含深能级缺陷的绝缘材料。
本发明的基于缺陷俘获材料的半浮栅存储器的制备方法中，优选为，所述绝缘材料为Si3N4或者SiON。
本发明的基于缺陷俘获材料的半浮栅存储器的制备方法中，优选为，所述第一栅介质层或所述第二栅介质层为SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种，所述第一金属栅或所述第二金属栅为TiN、TaN、MoN或者WN。
本发明的基于缺陷俘获材料的半浮栅存储器，利用缺陷俘获材料如拥有大量缺陷的绝缘材料取代多晶硅作为浮栅，同时，由于缺陷俘获材料中的缺陷是不连续的，因此通过嵌入一层超薄金属来收集电荷，然后电荷再被缺陷俘获材料中的缺陷所俘获。由于传统的多晶硅材料是连续的，所以如果有一处出现泄漏，那么存储在多晶硅材料的电荷都可以通过该泄漏点进入沟道。相比之下，缺陷俘获材料中的缺陷是不连续的，所以即使出现一处泄漏，其它位置的电荷依然可以固定在缺陷中。也就是说，采用缺陷俘获材料作为浮栅材料可以有效地增强电荷保持能力，从而增加存储器的刷新时间。
附图说明
图1是基于缺陷俘获材料的半浮栅存储器制备方法的流程图。
图2是形成氧化物层后的器件结构示意图。
图3是形成半浮栅阱区后的器件结构示意图。
图4是形成U型槽后的器件结构示意图。
图5是去除氧化物层后的器件结构示意图。
图6～图10是形成第一栅极叠层的各步骤的器件结构示意图。
图11～图13是形成第二栅极叠层的各步骤的器件结构示意图。
图14是形成栅极侧墙后的器件结构示意图。
图15是形成源极和漏极后的器件结构示意图。
具体实施方式
下面结合实施例和附图，对本发明作进一步介绍。应当理解，所述实施例仅用以解释本发明，并不用于限定本发明。本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是基于缺陷俘获材料的半浮栅存储器的制备方法的流程图，图2～15示出了基于缺陷俘获材料的半浮栅存储器的制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1，提供具有第一掺杂类型的半导体衬底200。然后，在半导体衬底200表面生长一层氧化物202，该氧化物通常是SiO2，主要是为了避免半导体衬底本身直接遭受离子轰击而产生缺陷，所得结构如图2所示。半导体衬底200可以是各种形式的合适衬底，例如半导体衬底如Si、Ge等及化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，绝缘体上半导体衬底(SOI)等。为方便说明，以下以Si衬底为例进行描述。步骤S2，形成具有第二掺杂类型的半浮栅阱区201。通过离子注入方式在半导体衬底200表层区域形成具有第二掺杂类型的半浮栅阱区201，所得结构如图3所示。在本实施方式中，第一掺杂类型为p型，第二掺杂类型为n型，也即半导体衬底200为p型掺杂的衬底，在其表面区域形成n型轻掺杂的半浮栅阱区201。
步骤S3，形成U型槽。具体而言，旋涂光刻胶，并通过曝光和显影等光刻工艺定义U型槽的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在半浮栅阱区201中形成U型槽。使U型槽贯穿半浮栅阱区201，也即U型槽的底部处于半浮栅阱区201的下边界，所得结构如图4所示。接着，采用前述相同的光刻和刻蚀的方法去除氧化物202，所得结构如图5所示。
步骤S4，形成第一栅极叠层，包括形成第一栅介质层、第一金属栅和浮栅。具体而言，包括以下步骤，结合图6～图10进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层作为第一栅介质层203，使其覆盖U型槽表面及半浮栅阱区201表面，所得结构如图6所示。之后旋涂光刻胶，并通过曝光和显影等光刻工艺定义隧穿晶体管的源端起始位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，去除部分HfO2层203，使部分半浮栅阱区201表面暴露，所得结构如图7所示。然后，利用原子层沉积方法形成厚度介于3～5nm之间的TiN层作为第一金属栅204，所得结构如图8所示。紧接着采用化学气相沉积方法形成缺陷俘获材料Si3N4层作为浮栅205，所得结构如图9所示。最后，在浮栅205上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第一栅极叠层形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除部分TiN层204和部分Si3N4层205，所得结构如图10所示。然后，通过在溶剂中溶解或灰化去除光刻胶。在本实施方式中选用HfO2作为第一栅介质层，选用TiN作为第一金属栅，选用缺陷俘获材料Si3N4作为浮栅。但是本发明不限定于此，第一栅介质层可以是选自SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。第一金属栅例如可以是选自TiN、TaN、MoN或者WN的一种。缺陷俘获材料可以选自富含深能级缺陷的绝缘材料，例如Si3N4或者SiON。由于传统的多晶硅材料是连续的，所以如果有一处出现泄漏，那么存储在多晶硅材料的电荷都可以通过该泄漏点进入沟道。相比之下，缺陷俘获材料中的缺陷是不连续的，所以即使出现一处泄漏，其它位置的电荷依然可以固定在缺陷中。也就是说，采用缺陷俘获材料作为浮栅可以有效地增强电荷保持能力，从而增加存储器的刷新时间。此外，通过嵌入一层超薄金属即第一金属栅，利于收集电荷，然后电荷再被绝缘材料中的缺陷所俘获。
步骤S5，形成第二栅极叠层，包括形成第二栅介质层和第二金属栅。具体而言，包括以下步骤，结合图11～图13进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层作为第二栅介质层206，所得结构如图11所示。然后利用原子层沉积方法形成TiN层作为第二金属栅207，所得结构如图12所示。最后在第二金属栅207上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第二栅极叠层的形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除一侧部分第一栅介质层206和第二金属栅207，以及去除另一侧部分第一栅介质层203、第一金属栅204、浮栅205、第二栅介质层206和第二金属栅207，所得结构如图13所示。然后，通过在溶剂中溶解或灰化去除光刻胶。在本实施方式中选用HfO2作为第二栅介质层，选用TiN作为第二金属栅。但是本发明不限定于此，第二栅介质层可以是选自SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。第二金属栅层例如可以是选自TiN、TaN、MoN或者WN的一种。
步骤S6，形成栅极侧墙。采用化学气相沉积的方法在半浮栅阱区、第一栅极叠层和第二栅极叠层表面生长SiO2层，然后通过光刻和干法刻蚀的方法去除部分SiO2层，从而在第一栅极叠层和第二栅极叠层两侧形成栅极侧墙208，所得结构如图14所示。当然本发明也可以通过其它淀积工艺形成栅极侧墙，如电子束蒸发、原子层沉积、溅射等，栅极侧墙材料例如也可以是氮化硅等绝缘材料。
步骤S7，形成源极和漏极。旋涂光刻胶，进行光刻工艺限定源极、漏极形状。采用物理气相沉积的方法沉积金属Ni，然后去除光刻胶，最后采用激光退火的方法形成NiSi化合物作为源极209和漏极210，所得结构如图15所示。在本实施方式中选用NiSi作为源漏电极。但是本发明不限定于此，源漏电极可以是选自NiSi、CoSi、TiSi、PtSi、NiPtSi中的一种。采用金属硅化物作为源漏电极，可以显著降低源漏极接触电阻，从而降低功耗。
以上，针对本发明的基于缺陷俘获材料的半浮栅存储器制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
图15是本发明的基于缺陷俘获材料的半浮栅存储器的结构示意图。如图15所示，该基于缺陷俘获材料的半浮栅存储器包括：半导体衬底200，其具有第一掺杂类型。具有U型槽的半浮栅阱区201，其具有第二掺杂类型，位于半导体衬底200表层区域，而且U型槽贯穿半浮栅阱区201，其底部处于半浮栅阱区201的下边界。第一栅极叠层，包括第一栅介质层203、第一金属栅204和浮栅205，其中第一栅介质层203覆盖U型槽的表面，并在半浮栅阱区201形成开口；第一金属栅204覆盖第一栅介质层203并在开口处与半浮栅阱区201接触；浮栅205覆盖第一金属栅204。第二栅极叠层，包括第二栅介质层206和第二金属栅207，第二栅介质层206覆盖浮栅205表面和部分半浮栅阱区201表面，第二金属栅207覆盖第二栅介质层206；栅极侧墙208，位于第一栅极叠层和第二栅极叠层两侧；源极209和漏极210，形成于半浮栅阱区201中，位于第一栅极叠层、第二栅极叠层两侧。其中，浮栅205为缺陷俘获材料。进一步优选地，缺陷俘获材料为富含深能级缺陷的绝缘材料，如Si3N4或者SiON。由于缺陷俘获材料中的缺陷是不连续的，所以即使出现一处泄漏，其它位置的电荷依然可以固定在缺陷中。也就是说，采用缺陷俘获材料作为浮栅可以有效地增强电荷保持能力，从而增加存储器的刷新时间。此外，通过嵌入一层超薄金属即第一金属栅，利于收集电荷，且不会显著增加浮栅材料的整体厚度，金属和缺陷绝缘材料都没有耗尽效应。
进一步优选地，半导体衬底可以是各种形式的合适衬底，例如半导体衬底如Si、Ge等及化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，绝缘体上半导体衬底(SOI)等。第一栅介质层为SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。优选地，第一金属栅为TiN、TaN、MoN或者WN，厚度为3～5nm。第二栅介质层为SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种。优选地，第二金属栅为TiN、TaN、MoN或者WN。源、漏电极可以是选自NiSi、CoSi、TiSi、PtSi、NiPtSi中的一种。采用金属硅化物作为源漏电极，可以显著降低源漏极接触电阻，从而降低功耗。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于缺陷俘获材料的半浮栅存储器，其特征在于，包括：
半导体衬底(200)，其为第一掺杂类型；
半浮栅阱区(201)，其为第二掺杂类型，形成于所述半导体衬底(200)表面；
U型槽，贯穿所述半浮栅阱区(201)，其底部处于所述半浮栅阱区(201)的下边界；
第一栅极叠层，包括第一栅介质层(203)、第一金属栅(204)和浮栅(205)，其中第一栅介质层(203)覆盖所述U型槽的表面，并在所述半浮栅阱区(201)形成开口；所述第一金属栅(204)覆盖所述第一栅介质层(203)并在所述开口处与所述半浮栅阱区(201)接触；所述浮栅(205)覆盖所述第一金属栅(204)；
第二栅极叠层，包括第二栅介质层(206)和第二金属栅(207)，所述第二栅介质层(206)覆盖所述浮栅(205)表面和部分所述半浮栅阱区(201)表面，所述第二金属栅(207)覆盖所述第二栅介质层(206)；
栅极侧墙(208)，位于所述第一栅极叠层和所述第二栅极叠层两侧；
源极(209)和漏极(210)，形成于所述半浮栅阱区(201)中，位于所述第一栅极叠层和所述第二栅极叠层两侧；
其中，所述浮栅(205)为缺陷俘获材料。
2.根据权利要求1所述的基于缺陷俘获材料的半浮栅存储器，其特征在于，所述第一金属栅(204)的厚度为3～5nm。
3.根据权利要求1所述的基于缺陷俘获材料的半浮栅存储器，其特征在于，所述缺陷俘获材料为富含深能级缺陷的绝缘材料。
4.根据权利要求3所述的基于缺陷俘获材料的半浮栅存储器，其特征在于，所述绝缘材料为Si3N4或者SiON。
5.根据权利要求1所述的基于缺陷俘获材料的半浮栅存储器，其特征在于，所述第一栅介质层(203)或所述第二栅介质层(206)为SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种，所述第一金属栅(204)或所述第二金属栅(207)为TiN、TaN、MoN或者WN。
6.一种基于缺陷俘获材料的半浮栅存储器的制备方法，其特征在于，具体步骤为：
提供具有第一杂类型的半导体衬底(200)，在所述半导体衬底(200)上形成氧化物层(202)；
通过离子注入方式在所述半导体衬底(200)表层区域形成具有第二掺杂类型的半浮栅阱区(201)；
形成U型槽，使U型槽贯穿所述半浮栅阱区(201)，且其底部处于半所述浮栅阱区(201)的下边界，并去除所述氧化物层(202)；
形成第一栅极叠层，依次形成第一栅介质层(203)、第一金属栅(204)和浮栅(205)，使所述第一栅介质层(203)覆盖所述U型槽的表面，并在所述半浮栅阱区(201)形成开口；所述第一金属栅(204)覆盖所述第一栅介质层(203)并在所述开口处与所述半浮栅阱区(201)接触；所述浮栅(205)覆盖所述第一金属栅(204)，其中，所述浮栅为缺陷俘获材料；
形成第二栅极叠层，依次形成第二栅介质层(206)和第二金属栅(207)，使所述第二栅介质层(206)覆盖所述浮栅(205)表面和部分所述半浮栅阱区(201)表面，所述第二金属栅(207)覆盖所述第二栅介质层(206)；
在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙(208)；
在所述半浮栅阱区(201)中，所述第一栅极叠层和所述第二栅极叠层两侧形成源极(209)和漏极(210)。
7.根据权利要求6所述的基于缺陷俘获材料的半浮栅存储器的制备方法，其特征在于，所述第一金属栅(204)的厚度为3～5nm。
8.根据权利要求6所述的基于缺陷俘获材料的半浮栅存储器的制备方法，其特征在于，所述缺陷俘获材料为富含深能级缺陷的绝缘材料。
9.根据权利要求8所述的基于缺陷俘获材料的半浮栅存储器的制备方法，其特征在于，所述绝缘材料为Si3N4或者SiON。
10.根据权利要求6所述的基于缺陷俘获材料的半浮栅存储器的制备方法，其特征在于，所述第一栅介质层(203)或所述第二栅介质层(206)为SiO2、Al2O3、ZrO2、HfZrO、HfO2、HfAlO、HfSiO及其任意组合的一种，所述第一金属栅(204)或所述第二金属栅(207)为TiN、TaN、MoN或者WN。
CN202010346220.5A 2020-04-27 2020-04-27 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 Active CN111477625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010346220.5A CN111477625B (zh) 2020-04-27 2020-04-27 一种基于缺陷俘获材料的半浮栅存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010346220.5A CN111477625B (zh) 2020-04-27 2020-04-27 一种基于缺陷俘获材料的半浮栅存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111477625A true CN111477625A (zh) 2020-07-31
CN111477625B CN111477625B (zh) 2023-02-07

Family

ID=71761842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010346220.5A Active CN111477625B (zh) 2020-04-27 2020-04-27 一种基于缺陷俘获材料的半浮栅存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111477625B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909000A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器及其制造工艺

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955071A (ja) * 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
US6376312B1 (en) * 2001-03-26 2002-04-23 Advanced Micro Devices, Inc. Formation of non-volatile memory device comprised of an array of vertical field effect transistor structures
CN1832204A (zh) * 2005-02-28 2006-09-13 三星电子株式会社 存储器件、半导体器件及其制造方法
CN101061585A (zh) * 2004-11-23 2007-10-24 麦克隆科技公司 可缩放集成逻辑和非易失性存储器
CN101188251A (zh) * 2006-11-20 2008-05-28 旺宏电子股份有限公司 一种存储器单元和其装置以及制造方法
CN101211987A (zh) * 2006-12-29 2008-07-02 海力士半导体有限公司 具有电荷俘获层的非易失性存储器件及其制造方法
WO2009032606A2 (en) * 2007-09-06 2009-03-12 Micron Technology, Inc. Thin gate structure for memory cells and methods for forming the same
US20090096009A1 (en) * 2007-10-16 2009-04-16 Promos Technologies Pte. Ltd. Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
CN101494224A (zh) * 2009-02-23 2009-07-29 中国科学院微电子研究所 存储器及其制作方法
US20120119280A1 (en) * 2010-11-11 2012-05-17 Paolo Tessariol Charge Trap Non-Volatile Memory
CN102468342A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 一种半导体存储单元、器件及其制备方法
CN102800632A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种电荷俘获非挥发存储器的制造方法
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
CN110416084A (zh) * 2019-07-10 2019-11-05 复旦大学 一种高k/金属栅结构的半浮栅晶体管及其制备方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955071A (ja) * 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
US4630086A (en) * 1982-09-24 1986-12-16 Hitachi, Ltd. Nonvolatile MNOS memory
US6376312B1 (en) * 2001-03-26 2002-04-23 Advanced Micro Devices, Inc. Formation of non-volatile memory device comprised of an array of vertical field effect transistor structures
CN101061585A (zh) * 2004-11-23 2007-10-24 麦克隆科技公司 可缩放集成逻辑和非易失性存储器
CN1832204A (zh) * 2005-02-28 2006-09-13 三星电子株式会社 存储器件、半导体器件及其制造方法
CN101188251A (zh) * 2006-11-20 2008-05-28 旺宏电子股份有限公司 一种存储器单元和其装置以及制造方法
CN101211987A (zh) * 2006-12-29 2008-07-02 海力士半导体有限公司 具有电荷俘获层的非易失性存储器件及其制造方法
US20090067256A1 (en) * 2007-09-06 2009-03-12 Micron Technology, Inc. Thin gate stack structure for non-volatile memory cells and methods for forming the same
WO2009032606A2 (en) * 2007-09-06 2009-03-12 Micron Technology, Inc. Thin gate structure for memory cells and methods for forming the same
US20090096009A1 (en) * 2007-10-16 2009-04-16 Promos Technologies Pte. Ltd. Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
CN101494224A (zh) * 2009-02-23 2009-07-29 中国科学院微电子研究所 存储器及其制作方法
CN102468342A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 一种半导体存储单元、器件及其制备方法
US20120119280A1 (en) * 2010-11-11 2012-05-17 Paolo Tessariol Charge Trap Non-Volatile Memory
CN102800632A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种电荷俘获非挥发存储器的制造方法
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
CN110416084A (zh) * 2019-07-10 2019-11-05 复旦大学 一种高k/金属栅结构的半浮栅晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909000A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器及其制造工艺
CN112909000B (zh) * 2021-03-25 2022-10-21 复旦大学 半浮栅存储器及其制造工艺

Also Published As

Publication number Publication date
CN111477625B (zh) 2023-02-07

Similar Documents

Publication Publication Date Title
US9748406B2 (en) Semi-floating-gate device and its manufacturing method
US10242990B2 (en) Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
KR101833107B1 (ko) 스플릿 게이트 플래시 기술에서의 인터디지테이티드 커패시터
US11075265B2 (en) Trigate device with full silicided epi-less source/drain for high density access transistor applications
CN103872132A (zh) 金属氧化物半导体(mos)晶体管及其制作方法
KR102282224B1 (ko) 하이-k 퍼스트 기술의 임베디드 강유전성 메모리
CN108807392B (zh) 快闪存储器及其制造方法
US8242549B2 (en) Dynamic random access memory cell including an asymmetric transistor and a columnar capacitor
TW201712850A (zh) 半導體元件及其製造方法
CN111490046B (zh) 一种高擦写速度半浮栅存储器及其制备方法
CN111477624B (zh) 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法
CN111477625B (zh) 一种基于缺陷俘获材料的半浮栅存储器及其制备方法
CN111477627B (zh) 一种基于双浮栅材料的半浮栅存储器及其制备方法
CN111540741B (zh) 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN114141628A (zh) 一种高效编程的半浮栅晶体管及其制备方法
US10707225B2 (en) Semiconductor memory device and fabrication method thereof
CN111477626B (zh) 一种半浮栅存储器及其制备方法
US10714479B2 (en) One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof
CN111508960B (zh) 一种低操作电压半浮栅存储器及其制备方法
CN111540739B (zh) 一种基于双隧穿晶体管的半浮栅存储器及其制备方法
CN111508961A (zh) 一种高隧穿效率半浮栅存储器及其制备方法
CN111540740B (zh) 基于pn结和肖特基二极管的半浮栅存储器及其制备方法
CN111564443B (zh) 一种高集成密度半浮栅存储器及其制备方法
EP4195273A1 (en) Semiconductor structure and manufacturing method therefor
CN114220741A (zh) 一种分栅结构的半浮栅晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant