CN101211987A - 具有电荷俘获层的非易失性存储器件及其制造方法 - Google Patents
具有电荷俘获层的非易失性存储器件及其制造方法 Download PDFInfo
- Publication number
- CN101211987A CN101211987A CNA2007101496324A CN200710149632A CN101211987A CN 101211987 A CN101211987 A CN 101211987A CN A2007101496324 A CNA2007101496324 A CN A2007101496324A CN 200710149632 A CN200710149632 A CN 200710149632A CN 101211987 A CN101211987 A CN 101211987A
- Authority
- CN
- China
- Prior art keywords
- layer
- nitride
- boron
- silicon nitride
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 35
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 74
- 229910052796 boron Inorganic materials 0.000 claims description 74
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 72
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 72
- 230000004888 barrier function Effects 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- -1 -tert-butyl amino silane Chemical compound 0.000 claims description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract 4
- 229910052582 BN Inorganic materials 0.000 abstract 2
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000003949 trap density measurement Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 229910003855 HfAlO Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- VYIRVGYSUZPNLF-UHFFFAOYSA-N n-(tert-butylamino)silyl-2-methylpropan-2-amine Chemical compound CC(C)(C)N[SiH2]NC(C)(C)C VYIRVGYSUZPNLF-UHFFFAOYSA-N 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种非易失性存储器件，包括：基板；在基板上方的隧道层；在隧道层上方的电荷俘获层，包括氮化物层和氮化硅硼层；在电荷俘获层上方的阻隔层；和布置在阻隔层上的控制栅电极。此外，还提供了一种非易失性存储器件，包括：基板；在基板上方的隧道层；在隧道层上方的电荷俘获层，包括第一氮化物层、氮化硅硼层和第二氮化物层；在电荷俘获层上方的阻隔层；和布置在阻隔层上的控制栅电极。本发明还涉及非易失性存储器件的制造方法。
Description
技术领域
本发明涉及一种非易失性存储器件，更特别地，涉及一种具有改进的擦除特性的具有电荷俘获层的非易失性存储器件以及该非易失性存储器件的制造方法。
背景技术
通常用于存储数据的半导体存储器件按易失性或非易失性存储器件分类。当终止电力供应时，易失性存储器件失去了存储的数据，但非易失性存储器件保留了存储的数据。因此，非易失性存储器件广泛应用于例如便携式电话、用于储存音乐和/或图像数据的存储卡和其他器件，其放置在例如非连续电供应、间歇的电中断或低电消耗需要的不利的电力环境下。
这种非易失性存储器件的单元晶体管具有堆叠的浮置栅极结构。堆叠的浮置栅极结构包括顺序堆叠在单元晶体管的沟道区域上的栅极绝缘层、浮置栅电极、栅极间绝缘层和控制栅电极。然而，由于在集成水平方面的改进引发的冲突，堆叠的浮置栅极结构在提高存储器件的集成水平方面有局限性。因此，对具有电荷俘获层的非易失性存储器件的兴趣已经增长。
具有电荷俘获层的非易失性存储器件包括具有位于其中的沟道区域的基板、隧道层、电荷俘获层、阻隔层和控制栅电极，它们按此顺序堆叠。这个结构也称为“硅-氧化物-氮化物-氧化物-硅(SONOS)结构”或“金属-氧化物-氮化物-氧化物-硅(MONOS)结构”。
图1为说明具有常规电荷俘获层的非易失性存储器件的横截面图。参考图1，隧道绝缘层110作为隧道层布置在半导体基板100上，例如硅基板。一对杂质区域102(例如，源极/漏极区域)布置在半导体基板100中。杂质区域102彼此分离的放置。沟道区域104布置在杂质区域102之间。隧道绝缘层110布置在沟道区域104上。氮化硅层120作为电荷俘获层布置在隧道绝缘层110上。阻隔绝缘层130作为阻隔层布置在氮化硅层120上。控制栅电极140布置在阻隔绝缘层130上。
下面详细描述具有这种结构的非易失性存储器件的运行过程。首先，控制栅电极140被充上正电且向杂质区域102施加预定的偏压。结果，将热电子从基板100俘获到作为电荷俘获层的氮化硅层120的俘获点中。这种现象就是用于在每个存储单元中写入信息的操作或用于编程存储单元的操作。相似的，控制栅电极140被充上负电且向杂质区域102施加预定的偏压。结果，将空穴从基板100俘获到作为电荷俘获层的氮化硅层120的俘获点中。然后，被俘获的空穴与出现在俘获点的电子复合。这种现象就是用于擦除被编程的存储单元的操作。
具有常规电荷俘获层的非易失性存储器件具有擦除速度低的缺点。更特别地，在编程具有该结构的非易失性存储器件时，电子被俘获到距离氮化硅层120的导带相对远的深俘获边。因此，需要相对高的电压来擦除器件。在施加高电压到控制栅电极140用于擦除的情况下，将发生反向隧穿，出现在控制栅电极140中的电子通过了阻隔绝缘层130。因此，发生了不需要地编程单元，进而出现错误，例如临界电压提高了。
为了防止电子反向隧穿到控制栅电极140中，已有建议在非易失性存储器件中采用一种使用高介电(高-k)材料例如氧化铝(Al2O3)作阻隔绝缘层130的结构，和采用足够大功函数的金属栅极作控制栅电极140。这种结构也被称为“金属-氧化铝-氮化物-氧化物-硅(MANOS)结构”。该结构防止反向隧穿，但是由于电荷俘获层的低俘获密度不能确保理想的擦除速度，并且甚至在擦除操作后在实现足够低的临界电压方面该结构存在局限性。
发明内容
在一实施例中，本发明提供了一种非易失性存储器件，包括：基板；在基板上方的隧道层；在隧道层上方的电荷俘获层，包括氮化物层和氮化硅硼层；在电荷俘获层上方的阻隔层；和布置在阻隔层上的控制栅电极。
在另一实施例中，本发明提供了一种非易失性存储器件，包括：基板；在基板上方的隧道层；在隧道层上方的电荷俘获层，包括第一氮化物层、氮化硅硼层和第二氮化物层；在电荷俘获层上方的阻隔层；和布置在阻隔层上的控制栅电极。
在另一实施例中，本发明提供了一种非易失性存储器件的制造方法，包括如下步骤：在基板上方形成隧道层；在隧道层上方形成氮化物层；在氮化物层上方形成氮化硅硼层；在氮化硅硼层上方形成阻隔层；和在阻隔层上方形成控制栅电极。
在又一实施例中，本发明提供了一种非易失性存储器件的制造方法，包括如下步骤：在基板上方形成隧道层；在隧道层上方形成第一氮化物层；在第一氮化物层上方形成氮化硅硼层；在氮化硅硼层上方形成第二氮化物层；在第二氮化物层上方形成阻隔层；和在阻隔层上方形成控制栅电极。
附图说明
图1为说明具有常规电荷俘获层的非易失性存储器件的横截面图。
图2为说明根据本发明一个实施例的具有电荷俘获层的非易失性存储器件的横截面图。
图3为说明根据本发明另一实施例的具有电荷俘获层的非易失性存储器件的横截面图。
图4至6为说明根据本发明的具有电荷俘获层的非易失性存储器件的制造方法的横截面图。
具体实施方式
现将参考下面的例子和附图在其后更加详细地解释本发明。然而，提供这些例子是为了说明的效果而不旨在限制本发明的范围。
图2为说明根据本发明一个实施例的具有电荷俘获层的非易失性存储器件的横截面图。参考图2，非易失性存储器件包括隧道层210、电荷俘获层220、阻隔层230和控制栅电极240顺序布置在基板200上。电荷俘获层220包括或由依次堆叠的氮化物层221和氮化硅硼(SiBN)层222组成。基板200包括一对通过沟道区域204彼此分离开的杂质区域202。基板200可为硅基板或绝缘体上硅(SOI)。杂质区域202为常规源极/漏极区域。
隧道层210为绝缘层。在预定的条件下，电荷载流子例如电子或空穴能通过隧道层210注入到电荷俘获层220中。隧道层210优选地由氧化硅(SiO2)形成。隧道层210的厚度优选地为约20至60。当隧道层210厚度非常小时，由于电荷载流子的反复隧穿而劣化，导致存储器件的稳定性退化。另一方面，当隧道层210的厚度非常大时，电荷载流子的隧穿不能顺利地实现。
电荷俘获层220用来俘获通过隧道层210引入的电子或空穴。电荷俘获层220为包括或由依次沉积的氮化物层221和氮化硅硼(SiBN)层222组成的双层。氮化物层221防止硼(B)从氮化硅硼(SiBN)层222扩散到隧道层210。此外，氮化物层221弥补了由高俘获密度的氮化硅硼(SiBN)层222的导电性引起的保留特性的退化。为实现这些功能，氮化物层221优选地为化学计量氮化硅(Si3N4)层，或氮氧化硅(silicon oxide nitride，SiON)层。氮氧化硅(silicon oxide nitride，SiON)层表现出更高的俘获能力，因而当与化学计量氮化硅(Si3N4)比较时，其提供了改进的保留特性。
电荷俘获层220优选的厚度为约60至180。氮化物层221优选的厚度约为20至60。氮化硅硼层222优选的厚度约为40至120。包含在氮化硅硼层222中的硼(B)作为其中的杂质。结果，与常规氮化物层(例如，氮化硅层)比较，氮化硅硼层222具有高俘获密度。硼(B)的浓度越高，俘获密度就越高。然而，在包含在氮化硅硼层222中的硼(B)浓度非常高的情况下，氮化硅硼层222的总可靠性会下降。因此，氮化硅硼层222中的硼(B)浓度优选地调节到约1wt.％至30wt.％。
阻隔层230为绝缘层，用于阻挡电荷俘获层220和控制栅电极240之间的电荷迁移。阻隔层230包括优选地由化学气相沉积(CVD)沉积的氧化硅(SiO2)层、或氧化铝(Al2O3)层。可选地，阻隔层230包括高介电绝缘层，例如氧化铪(HfO2)层、氧化铪铝(HfAlO)层、氧化锆(ZrO2)层或它们的组合。当氧化铝(Al2O3)层用作阻隔层230时，氧化铝(Al2O3)层优选的厚度为50至300。
当向控制栅电极240施加预定的电压时，控制栅电极240允许电子或空穴由基板200中的沟道区域204俘获到电荷俘获层220的俘获点中。控制栅电极240优选地为多晶硅层或金属层。当控制栅电极240为多晶硅层时，其优选地具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构。另一方面，当控制栅电极240为金属层时，其优选地具有金属-氧化物-氮化物-氧化物-硅(MONOS)结构。此外，在控制栅电极240和阻隔层230分别为金属层和氧化铝(Al2O3)层的情况下，它们优选地具有金属-氧化铝-氮化物-氧化物-硅(MANOS)结构。多晶硅层优选地掺入n型杂质。当金属层用作控制栅电极240以形成MONOS或MANOS结构时，金属层优选地具有约4.5eV或更高的功函数。适当的金属层的例子包括氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、氮化钨(WN)层和它们的组合。为降低控制栅极线的电阻，低电阻层(未显示)可布置在控制栅电极240上。低电阻层依赖控制栅电极240所用的材料而改变，其由控制栅电极240和低电阻层之间的界面上的反应性决定。
图.3为说明根据本发明另一实施例的具有电荷俘获层的非易失性存储器件的横截面图。参考图3，非易失性存储器件包括隧道层310、电荷俘获层320、阻隔层330和控制栅电极340依次沉积在基板300上。电荷俘获层320优选地包括或由如图所示依次沉积的第一氮化物层321、氮化硅硼(SiBN)层322和第二氮化物层323组成。基板300包括一对通过沟道区域304彼此分离的杂质区域302。
电荷俘获层330为三层，包括或由如图所示依次沉积的第一氮化物层321、氮化硅硼(SiBN)层322和第二氮化物层323组成。第一氮化物层321防止硼(B)由氮化硅硼(SiBN)层322扩散到隧道层310。此外，第二氮化物层323防止硼(B)由氮化硅硼(SiBN)层322扩散到阻隔层330。第一和第二氮化物层321和322弥补了由高俘获密度氮化硅硼(SiBN)层322的导电性引起的保留特性的退化。第一氮化物层321优选地为化学计量氮化硅(Si3N4)层或氮氧化硅(SiON)层。当与化学计量氮化硅(Si3N4)层比较时，氮氧化硅层(SiON)表现出更高的俘获能力，因而显示了改进的保留能力。
电荷俘获层320优选的厚度约为60至180。第一氮化物层321的厚度约为20至60。相似地，氮化硅硼层322和第二氮化物层323优选的厚度约为20至60。包含在氮化硅硼层322中的硼(B)作为其中的杂质。结果，当与常规氮化物层比较时，氮化硅硼层322具有高俘获密度。硼(B)的浓度越高，俘获密度越高。然而，在包含在氮化硅硼层322中的硼浓度非常高的情况下，氮化硅硼层322的总可靠性会下降。因此，在氮化硅硼层322中硼的浓度优选地调节到约1wt.％至30wt.％。
图4至6为说明根据本发明的具有电荷俘获层的非易失性存储器件的制造方法的横截面图。参考图4，杂质区域和杂质区域之间的沟道区域形成在基板200/300中。然后，隧道层210/310优选地形成在基板200/300上。隧道层210/310由优选地厚度为20至60的氧化硅层形成。氮化物层221/321形成在隧道层210/310上。优选地采用原子层沉积(ALD)或化学气相沉积(CVD)，优选地通过沉积Si3N4或SiON进行氮化物层221/321的形成。氮化物层221/321的厚度调节到约20至60。例证性地，二氯硅烷(DCS；Si2H2Cl2)、BCl3和NH3气体在氮化物层221/321上流动。可选地，含硅(Si)的气体或固体源可用来替代这些气体。适当的含硅气体包括例如SiH4、Si3H8、六氯乙硅烷(HCD；Si2CL6)和双叔丁基氨基硅烷(bis(tertiarybutylamino)silane，BTBAS)。氮化硅硼层中硼(B)的浓度能通过控制例如作为硼的源气体的BCL3的供给量调节到理想水平。
参考图5，根据本发明一个实施例的氮化硅硼222层优选地形成为厚度40至120。氮化硅硼222层和下面的氮化物层221组成了电荷俘获层220。电荷俘获层220的总厚度优选地约为60至180。阻隔层230形成在氮化硅硼层222上。优选地经由化学气相沉积(CVD)通过沉积氧化物进行阻隔层230的形成。可选地，阻隔层230可由氧化铝(Al2O3)形成以改进器件特性。此时，优选地通过沉积氧化铝(Al2O3)到约50至300的厚度以及由快速热工艺(RTP)使沉积致密，形成了阻隔层230。此外，阻隔层230可由高介电绝缘材料例如氧化铪(HfO2)、氧化铪铝(HfAlO)、氧化锆(ZrO2)或它们的组合组成。
接着，控制栅电极240形成在阻隔层230上。控制栅电极240优选地为多晶硅层或金属层。多晶硅层优选地掺入n型杂质。n型杂质的浓度优选地调节到1×1019ions/cm3至5×1020ion/cm3以最小化栅极耗尽。例如在多晶硅基板上，通过硅化钨(WSi)层或氮化钨/硅化钨(WN/WSi)层的形成，能减小栅极电阻。当金属层用作控制栅电极240时，金属层优选地由具有约4.5eV或更高功函的金属组成。例如，金属层优选地从氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、氮化钨(WN)层或它们的组合中选出。为减小控制栅极线的电阻，多晶硅/氮化钨/硅化钨(poly-SiWN/WSi)层优选地形成在金属层上。
隧道层210之后，包括氮化物层221和氮化硅硼(SiBN)层222的电荷俘获层220、阻隔层230和控制栅电极240依次形成在基板200上，所得到的结构采用硬掩模层图案进行共同的构图以形成包括电荷俘获层220的栅极堆叠。
参考图6，根据本发明另一实施例的氮化硅硼层322优选地形成为厚度约20至60。在氮化硅硼层322上，氮化物层323优选地形成为厚度约20至60。氮化硅硼层322、布置在氮化硅硼层322下的第一氮化物层321和布置在氮化硅硼层322上的第二氮化物层323组成了电荷俘获层320。第二氮化物层323以与第一氮化物层一样的方式形成。相似地，第二氮化物层323优选地由氮化硅(Si3N4)或氮氧化硅(SiON)形成。在形成电荷俘获层320之后，阻隔层330优选地形成在第二氮化物层323上。经由化学气相沉积(CVD)通过沉积氧化物进行阻隔层330的形成。可选地，阻隔层330可由氧化铝(Al2O3)形成以改进器件特性。此时，优选地通过沉积氧化铝(Al2O3)到约50至300的厚度以及优选由快速热工艺(RTP)使沉积致密，形成了阻隔层330。在一些情况下，阻隔层330可由高介电绝缘材料例如氧化铪(HfO2)、氧化铪铝(HfAlO)、氧化锆(ZrO2)或它们的组合组成。
接着，控制栅电极340形成在阻隔层330上。控制栅电极340优选地为多晶硅层或金属层。多晶硅层优选地掺入n型杂质。n型杂质的浓度优选地调节到1×1019ion/cm3至5×1020ion/cm3以最小化栅极耗尽。例如在多晶硅基板上，通过硅化钨(WSi)层或氮化钨/硅化钨(WN/WSi)层的形成，能减小栅极电阻。在金属层用作控制栅电极340时，金属层优选地由具有约4.5eV或更高功函的金属组成。适当的金属层的例子包括氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、氮化钨(WN)层和它们的组合。为减小控制栅极线的电阻，多晶硅/氮化钨/硅化钨(poly-SiWN/WSi)层优选地形成在金属层上。
隧道层310之后，包括第一氮化物层321、氮化硅硼(SiBN)层322和第二氮化物层323的电荷俘获层320、阻隔层330和控制栅电极340依次形成在基板300上，且所得到的结构采用硬掩模层图案进行共同的构图，以形成包括电荷俘获层320的栅极堆叠。
由于前面所述很明显，根据本发明，非易失性存储器件和制造该器件的方法采用具有双层或三层的电荷俘获层，其中双层的电荷俘获层包括氮化物层和氮化硅硼(SiBN)层，三层的电荷俘获层由第一氮化物层、氮化硅硼(SiBN)层和第二氮化物层组成。结果，本发明的非易失性存储器件具有提高电荷俘获层的俘获密度的优点，因而可提高擦除速度而没有退化保留特性。
要求于2006年12月29日提交的韩国专利申请号10-2006-138825的优先权，其公开部分作为参考在这里全文引用。
Claims (22)
1.一种非易失性存储器件，包括：
基板；
在所述基板上方的隧道层；
在所述隧道层上方的电荷俘获层，包括氮化物层和氮化硅硼层；
在所述电荷俘获层上方的阻隔层；和
在所述阻隔层上方的控制栅电极。
2.如权利要求1所述的非易失性存储器件，其中所述氮化硅硼层具有按重量在1％到30％范围内的硼的浓度。
3.如权利要求1所述的非易失性存储器件，其中所述氮化硅硼层具有40至120的厚度。
4.如权利要求1所述的非易失性存储器件，其中所述氮化物层为氮化硅层或氮氧化硅层。
5.如权利要求1所述的非易失性存储器件，其中所述阻隔层从由氧化物层、氧化铝层、氧化铪层、氧化铪铝层、氧化锆层和它们的组合所组成的组中选择。
6.一种非易失性存储器件，包括：
基板；
在所述基板上方的隧道层；
在所述隧道层上方的电荷俘获层，包括第一氮化物层、氮化硅硼层和第二氮化物层；
在所述电荷俘获层上方的阻隔层；和
布置在所述阻隔层上的控制栅电极。
7.如权利要求6所述的非易失性存储器件，其中所述氮化硅硼层具有按重量在1％到30％范围内的硼的浓度。
8.如权利要求6所述的非易失性存储器件，其中所述氮化硅硼层具有20至60的厚度。
9.如权利要求6所述的非易失性存储器件，其中第一氮化物层和第二氮化物层中至少之一为氮化硅层或氮氧化硅层。
10.一种非易失性存储器件的制造方法，包括如下步骤：
在基板上方形成隧道层；
在所述隧道层上方形成氮化物层；
在所述氮化物层上方形成氮化硅硼层；
在所述氮化硅硼层上方形成阻隔层；和
在所述阻隔层上方形成控制栅电极。
11.如权利要求10所述的方法，包括形成所述氮化物层到20至60的厚度。
12.如权利要求10所述的方法，其中所述氮化物层为氮化硅层或氮氧化硅层。
13.如权利要求10所述的方法，包括在所述氮化物层上形成氮化硅硼层使得所述氮化硅硼层具有按重量在1％到30％范围内的硼的浓度。
14.如权利要求10所述的方法，包括形成所述氮化硅硼层到40至120的厚度。
15.如权利要求10所述的方法，包括形成所述氮化硅硼层采用硅源、三氯化硼气体和氨气气体。
16.如权利要求15所述的方法，其中所述硅源包括从由六氯乙硅烷、SiH4、Si3H8和双叔丁基氨基硅烷组成的组中选出的含硅的固体或含硅的气体。
17.一种非易失性存储器件的制造方法，包括如下步骤：
在基板上方形成隧道层；
在所述隧道层上方形成第一氮化物层；
在所述第一氮化物层上方形成氮化硅硼层；
在所述氮化硅硼层上方形成第二氮化物层；
在所述第二氮化物层上方形成阻隔层；和
在所述阻隔层上方形成控制栅电极。
18.如权利要求17所述的方法，还包括如下步骤：
在形成阻隔层的步骤之后，对所述阻隔层进行热工艺。
19.如权利要求17所述的方法，包括形成所述第一氮化物层和第二氮化物层到20至60的厚度。
20.如权利要求17所述的方法，包括形成所述氮化硅硼层到20至60的厚度。
21.如权利要求17所述的方法，其中所述第一氮化物层和第二氮化物层独立地为氮化硅层或氮氧化硅层。
22.如权利要求17所述的方法，包括形成所述氮化硅硼层使得所述氮化硅硼层具有按重量在1％到30％范围内的硼的浓度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060138825A KR101033221B1 (ko) | 2006-12-29 | 2006-12-29 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| KR138825/06 | 2006-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211987A true CN101211987A (zh) | 2008-07-02 |
| CN101211987B CN101211987B (zh) | 2010-06-02 |
Family
ID=39582608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101496324A Expired - Fee Related CN101211987B (zh) | 2006-12-29 | 2007-09-10 | 具有电荷俘获层的非易失性存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7948025B2 (zh) |
| KR (1) | KR101033221B1 (zh) |
| CN (1) | CN101211987B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074471B (zh) * | 2009-11-24 | 2012-09-05 | 上海华虹Nec电子有限公司 | Sonos闪存器件采用氧化铝作隧穿电介质膜的制作方法 |
| CN103280446A (zh) * | 2008-10-21 | 2013-09-04 | 应用材料公司 | 具有氮化硅电荷陷阱层的非挥发性内存 |
| TWI485752B (zh) * | 2008-12-19 | 2015-05-21 | Varian Semiconductor Equipment | 加強電荷捕捉的方法 |
| CN104979181A (zh) * | 2014-04-09 | 2015-10-14 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN111477625A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
| WO2023000200A1 (zh) * | 2021-07-21 | 2023-01-26 | 华为技术有限公司 | 一种场效应晶体管、其制作方法及集成电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170660A (ja) * | 2008-01-16 | 2009-07-30 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP5238332B2 (ja) * | 2008-04-17 | 2013-07-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US20110101442A1 (en) * | 2009-11-02 | 2011-05-05 | Applied Materials, Inc. | Multi-Layer Charge Trap Silicon Nitride/Oxynitride Layer Engineering with Interface Region Control |
| US9349742B2 (en) * | 2013-06-21 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory and methods of forming the same |
| US10128259B1 (en) * | 2017-07-17 | 2018-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing embedded memory using high-K-metal-gate (HKMG) technology |
| CN109461645B (zh) * | 2018-10-26 | 2022-02-22 | 太原理工大学 | 外延自组装高温生长GaN阵列的制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709928B1 (en) * | 2001-07-31 | 2004-03-23 | Cypress Semiconductor Corporation | Semiconductor device having silicon-rich layer and method of manufacturing such a device |
| KR100426817B1 (ko) | 2002-01-28 | 2004-04-14 | 삼성전자주식회사 | 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법 |
| US6893920B2 (en) | 2002-09-12 | 2005-05-17 | Promos Technologies, Inc. | Method for forming a protective buffer layer for high temperature oxide processing |
| DE10258420B4 (de) | 2002-12-13 | 2007-03-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen |
| JP4040534B2 (ja) * | 2003-06-04 | 2008-01-30 | 株式会社東芝 | 半導体記憶装置 |
| KR20050060848A (ko) * | 2003-12-17 | 2005-06-22 | 삼성전자주식회사 | 분할 게이트 플래쉬 메모리 소자 및 그 제조방법 |
| US6998317B2 (en) | 2003-12-18 | 2006-02-14 | Sharp Laboratories Of America, Inc. | Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer |
| KR100615093B1 (ko) * | 2004-08-24 | 2006-08-22 | 삼성전자주식회사 | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 |
| KR100621563B1 (ko) * | 2004-11-03 | 2006-09-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100699830B1 (ko) * | 2004-12-16 | 2007-03-27 | 삼성전자주식회사 | 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법 |
| KR20060095819A (ko) | 2005-02-28 | 2006-09-04 | 삼성전자주식회사 | 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법 |
| US7612403B2 (en) | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7402850B2 (en) | 2005-06-21 | 2008-07-22 | Micron Technology, Inc. | Back-side trapped non-volatile memory device |
| KR100811272B1 (ko) | 2006-09-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| KR100890040B1 (ko) * | 2006-10-23 | 2009-03-25 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
-
2006
- 2006-12-29 KR KR1020060138825A patent/KR101033221B1/ko active IP Right Grant
-
2007
- 2007-06-29 US US11/770,985 patent/US7948025B2/en active Active
- 2007-09-10 CN CN2007101496324A patent/CN101211987B/zh not_active Expired - Fee Related
-
2011
- 2011-04-19 US US13/089,865 patent/US8294200B2/en active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280446A (zh) * | 2008-10-21 | 2013-09-04 | 应用材料公司 | 具有氮化硅电荷陷阱层的非挥发性内存 |
| TWI485752B (zh) * | 2008-12-19 | 2015-05-21 | Varian Semiconductor Equipment | 加強電荷捕捉的方法 |
| CN102074471B (zh) * | 2009-11-24 | 2012-09-05 | 上海华虹Nec电子有限公司 | Sonos闪存器件采用氧化铝作隧穿电介质膜的制作方法 |
| CN104979181A (zh) * | 2014-04-09 | 2015-10-14 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN104979181B (zh) * | 2014-04-09 | 2018-07-20 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN111477625A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
| WO2023000200A1 (zh) * | 2021-07-21 | 2023-01-26 | 华为技术有限公司 | 一种场效应晶体管、其制作方法及集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110193154A1 (en) | 2011-08-11 |
| US7948025B2 (en) | 2011-05-24 |
| CN101211987B (zh) | 2010-06-02 |
| US8294200B2 (en) | 2012-10-23 |
| KR101033221B1 (ko) | 2011-05-06 |
| US20080157185A1 (en) | 2008-07-03 |
| KR20080062739A (ko) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101211987B (zh) | 具有电荷俘获层的非易失性存储器件及其制造方法 | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US8482053B2 (en) | Nonvolatile semiconductor memory device with high-K insulating film | |
| JP5472894B2 (ja) | 不揮発性半導体記憶装置 | |
| JP5060110B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| US8044454B2 (en) | Non-volatile memory device | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| US8270216B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| TWI584450B (zh) | 具有多個氮氧化物層之氧化物－氮化物－氧化物堆疊 | |
| US8592892B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JP2007258612A (ja) | 不揮発性半導体メモリ装置 | |
| JP2008078376A (ja) | 半導体記憶装置 | |
| KR100811272B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JP2009147135A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR101086497B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
| JPWO2011024213A1 (ja) | 不揮発性半導体記憶装置 | |
| KR20080054709A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20070106168A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20090004057A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| WO2004061976A1 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| KR20070106166A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20090102420A (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20130910 |